特許ウォッチ

公開番号2024122553
公報種別公開特許公報(A)
公開日2024-09-09
出願番号2023030150
出願日2023-02-28
発明の名称メモリシステム
出願人キオクシア株式会社
代理人個人,個人,個人,個人
主分類G06F 12/00 20060101AFI20240902BHJP(計算;計数)
要約【課題】コントローラ内の揮発メモリの容量を削減できる。
【解決手段】メモリシステムは、第1ダイ5aと、第2ダイ5bと、第1ダイ及び第2ダイに対するデータの書込及び読出を制御するコントローラとを備える。第1ダイは、第1不揮発メモリ23aと、第1不揮発メモリに記憶するデータ及び読み出されたデータを一時的に記憶する第1揮発メモリ24aと、を有する。第2ダイは、第2不揮発メモリ23bと、第2不揮発メモリに記憶するデータ及び読み出されたデータを一時的に記憶する第2揮発メモリ24bと、を有する。コントローラは、第1ダイに記憶されるべきデータ及び第1ダイから読み出されたデータを一時的に記憶する第3揮発メモリ11と、を有し、第1ダイにデータを書き込む際には、第3揮発メモリに記憶されている第1ダイに記憶されるべきデータを、第1ダイの第1揮発メモリと、第2ダイの第2揮発メモリと、に並行して書き込む。
【選択図】図5A
特許請求の範囲【請求項１】
第１ダイと、
第２ダイと、
前記第１ダイ及び前記第２ダイに対するデータの書込及び読出を制御するコントローラと、を備え、
前記第１ダイは、第１不揮発メモリと、前記第１不揮発メモリに記憶されるべきデータ及び前記第１不揮発メモリから読み出されたデータを一時的に記憶する第１揮発メモリと、を有し、
前記第２ダイは、第２不揮発メモリと、前記第２不揮発メモリに記憶されるべきデータ及び前記第２不揮発メモリから読み出されたデータを一時的に記憶する第２揮発メモリと、を有し、
前記コントローラは、前記第１ダイに記憶されるべきデータ及び前記第１ダイから読み出されたデータを一時的に記憶する第３揮発メモリと、を有し、
前記コントローラは、前記第１ダイにデータを書き込む際には、前記第３揮発メモリに記憶されている前記第１ダイに記憶されるべきデータを、前記第１ダイの前記第１揮発メモリと、前記第２ダイの前記第２揮発メモリと、に並行して書き込む、
メモリシステム。
続きを表示（約 1,200 文字）【請求項２】
前記第１ダイは、前記第３揮発メモリから前記第１揮発メモリに書き込まれたデータを前記第１不揮発メモリに書き込む、
請求項１に記載のメモリシステム。
【請求項３】
前記コントローラは、前記第１不揮発メモリに同じデータを複数回書き込むことにより、前記第１不揮発メモリの各メモリセルに２値より多い多値のデータを書き込む、
請求項１に記載のメモリシステム。
【請求項４】
前記コントローラは、前記第１不揮発メモリに２回目以降に同じデータを書き込む際には、前記第２揮発メモリから読み出されて前記第３揮発メモリに書き込まれたデータを前記第１揮発メモリに書き込む、
請求項３に記載のメモリシステム。
【請求項５】
前記第１不揮発メモリに対して複数回の書込が終了するまで、前記同じデータは前記第２揮発メモリに保持される、
請求項３に記載のメモリシステム。
【請求項６】
前記コントローラは、前記第１不揮発メモリに書き込むべき前記第３揮発メモリのデータを前記第１揮発メモリ及び前記第２揮発メモリに書き込んだ後、前記第３揮発メモリのデータを更新する、
請求項５に記載のメモリシステム。
【請求項７】
前記コントローラは、前記第１不揮発メモリに書き込むべき前記第３揮発メモリのデータを前記第１揮発メモリ及び前記第２揮発メモリに書き込んだ後、前記第１揮発メモリから前記第１不揮発メモリへのデータの書込が完了したか否かを示すステータス情報が書込完了になる前に、又は、前記ステータス情報が書込失敗を示していても、前記第３揮発メモリのデータ更新を可能にする、
請求項１に記載のメモリシステム。
【請求項８】
前記第１不揮発メモリ及び前記第２不揮発メモリは、書込及び読出の単位であるメモリ領域を複数有し、
前記第１揮発メモリ、前記第２揮発メモリ、及び前記第３揮発メモリは、１つ以上の前記メモリ領域に対応する記憶容量を有する、
請求項１に記載のメモリシステム。
【請求項９】
前記コントローラは、前記第１不揮発メモリの所定のメモリ領域に書き込まれるべきデータを、前記第３揮発メモリから前記第１揮発メモリと前記第２揮発メモリに書き込んだ後、前記第３揮発メモリのデータを更新可能にする、
請求項８に記載のメモリシステム。
【請求項１０】
前記第１ダイは、前記第１不揮発メモリの所定のメモリ領域に前記第１揮発メモリのデータを書き込んだ後、前記第１不揮発メモリの前記所定のメモリ領域以外のメモリ領域に前記第１揮発メモリのデータを書き込む動作を複数回行い、その後に、前記第１不揮発メモリの前記所定のメモリ領域に前記第１揮発メモリのデータを再度書き込む、
請求項８に記載のメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、メモリシステムに関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
ＮＡＮＤ型フラッシュメモリでは、セル間相互干渉を避けるため、コントローラが書込対象のメモリセルに順にデータを書き込んだ後、再び書込対象のメモリセルに順にデータを再書込むといった二度書きが行われる。このため、コントローラは、再書き込みが完了するまでデータをコントローラ内の揮発メモリ（RAM：Random Access Memory）に保持しておく必要がある。
【０００３】
ＮＡＮＤ型フラッシュメモリでは、記憶容量を増やすために、１つのメモリセルに多値データを書き込むのが一般的であり、近年では４ビットからなるデータを書き込むＱＬＣ（Quadruple Level Cell）が主流となりつつある。ＱＬＣでは、書込対象のメモリセルにデータを書き込んだ後、同じメモリセルに二度書きするまでの間に、多数のメモリセルにデータを書き込むため、コントローラ内の揮発メモリの必要容量が増大し、集積度の向上のために障害になる。
【先行技術文献】
【特許文献】
【０００４】
特開２０２２－１００２２２号公報
特許第５０６０５７４号公報
特許第５５３６２５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本開示の一態様では、コントローラ内の揮発メモリの容量を削減できるメモリシステムを提供するものである。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために、本発明の一実施形態によれば、第１ダイと、
第２ダイと、
前記第１ダイ及び前記第２ダイに対するデータの書込及び読出を制御するコントローラと、を備え、
前記第１ダイは、第１不揮発メモリと、前記第１不揮発メモリに記憶されるべきデータ及び前記第１不揮発メモリから読み出されたデータを一時的に記憶する第１揮発メモリと、を有し、
前記第２ダイは、第２不揮発メモリと、前記第２不揮発メモリに記憶されるべきデータ及び前記第２不揮発メモリから読み出されたデータを一時的に記憶する第２揮発メモリと、を有し、
前記コントローラは、前記第１ダイに記憶されるべきデータ及び前記第１ダイから読み出されたデータを一時的に記憶する第３揮発メモリと、を有し、
前記コントローラは、前記第１ダイにデータを書き込む際には、前記第３揮発メモリに記憶されている前記第１ダイに記憶されるべきデータを、前記第１ダイの前記第１揮発メモリと、前記第２ダイの前記第２揮発メモリと、に並行して書き込む、
メモリシステムが提供される。
【図面の簡単な説明】
【０００７】
本開示の第１の実施形態によるメモリシステムの概略構成を示すブロック図である。
ダイの内部構成の一例を示すブロック図である。
ＮＡＮＤアレイの一例を示す回路図である。
２つのステージに分けてプログラムを行う場合の書き込み順序の一例を示す図である。
本開示の第１の実施形態のメモリシステムにおける1st Programを示す模式図である。
本開示の第１の実施形態のメモリシステムにおける2nd Programを示す模式図である。
本開示の第１の実施形態のメモリシステムの詳細な構成を示すブロック図である。
一比較例に係るメモリシステムの書込動作を説明する図である。
本開示の第２の実施形態のダイの構成を示すブロック図である。
本開示の第３の実施形態のメモリシステムを示すブロック図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら、本発明の実施形態について説明する。
【０００９】
（第１の実施形態）
図１は本開示の第１の実施形態によるメモリシステム１の概略構成を示すブロック図である。図１のメモリシステム１は、コントローラ２とＮＡＮＤフラッシュメモリ（以下、ＮＡＮＤメモリと呼ぶこともある）３とを備える。図１のメモリシステム１は、ホスト機器（以下、単にホストと呼ぶ）４と接続可能である。ホスト４は、例えば、パーソナルコンピュータ、携帯端末などの電子機器である。
【００１０】
ＮＡＮＤメモリ３は半導体記憶装置の一例である。ＮＡＮＤメモリ３は、例えば１以上のメモリチップを有し、各メモリチップは、積層された複数のダイを有する。各ダイは、ウエハから切り出されて個片化された単位である。コントローラ２は、複数のダイ５のそれぞれに対して、個別のタイミングでアクセスする。アクセスとは、データの書込み、読出し、又は消去を指す。
（【００１１】以降は省略されています）

関連特許