特許ウォッチ

公開番号2024114523
公報種別公開特許公報(A)
公開日2024-08-23
出願番号2023020341
出願日2023-02-13
発明の名称磁気メモリ
出願人キオクシア株式会社
代理人個人,個人,個人
主分類H10B 61/00 20230101AFI20240816BHJP()
要約【課題】磁気抵抗素子が磁性部材から大きな磁界を受け、隣接セル間干渉を抑制できる磁気メモリの提供。
【解決手段】磁気メモリは、第1方向に第1および第2端部を有し筒形状の第1磁性部材を備える。磁気抵抗素子は、磁化可変層と、磁化固定層と、磁化可変層と磁化固定層との間の非磁性層とを含む。磁気抵抗素子は、第1方向から見た平面視において第1磁性部材の第1端部側の外縁の一部に重複する。第1方向から見た平面視において、磁化可変層の磁化方向は、磁化固定層の磁化方向に対して0度より大きく、かつ、180度よりも小さな角度で交差する。
【選択図】図7
特許請求の範囲【請求項１】
第１方向に沿って延び第１端部および第２端部を有し、筒形状の複数の第１磁性部材と、
磁化方向が可変な磁化可変層と、磁化方向が固定された磁化固定層と、前記磁化可変層と前記磁化固定層との間に設けられた非磁性層とを含む磁気抵抗素子であって、前記第１方向から見た平面視において前記第１磁性部材の前記第１端部側の外縁の一部に重複するように配置された磁気抵抗素子とを備え、
前記第１方向から見た平面視において、前記磁化可変層の磁化方向は、前記磁化固定層の磁化方向に対して０度より大きく、かつ、１８０度よりも小さな角度で交差する、磁気メモリ。
続きを表示（約 1,200 文字）【請求項２】
前記第１磁性部材の前記第２端部側に設けられかつ前記第１磁性部材から離間して配置され、前記第１方向に交差する第２方向に沿って延び前記第１方向および前記第２方向に交差する第３方向に隣り合って配置された第１配線および第２配線であって、前記第１方向から見た平面視において、前記第１配線と前記第２配線との間に少なくとも１つの前記第１磁性部材が位置する第１配線および第２配線と、
前記第１および第２配線の周囲に設けられた第２磁性部材と、をさらに備える、請求項１に記載の磁気メモリ。
【請求項３】
前記第１方向から見た平面視において、前記磁化固定層の磁化方向は、前記第１磁性部材の前記外縁のうち前記磁気抵抗素子が重複する第１外縁部分の法線方向、あるいは、前記第１外縁部分における前記第１磁性部材の径方向である、請求項１または請求項２に記載の磁気メモリ。
【請求項４】
前記第１方向から見た平面視において、前記磁化可変層の磁化方向は、前記第１磁性部材の前記第１端部の磁界方向に応じて、前記第１外縁部分の接線方向から傾斜する、請求項３に記載の磁気メモリ。
【請求項５】
前記第1磁性部材の前記第１端部の径をｒ
ＭＭＬ
とすると、前記第１方向から見た平面視において、前記磁気抵抗素子の重心は、前記第１外縁部分から該第１外縁部分の法線方向、あるいは、前記第１磁性部材の径方向に、±ｒ
ＭＭＬ
／５の範囲内に配置される、請求項１または請求項２に記載の磁気メモリ。
【請求項６】
前記第１方向から見た平面視において、前記磁気抵抗素子の長手方向は、前記磁化固定層の磁化方向とは異なる、請求項１または請求項２に記載の磁気メモリ。
【請求項７】
前記第１方向から見た平面視において、前記磁気抵抗素子の長手方向は、前記第１外縁部分の接線方向である、請求項３に記載の磁気メモリ。
【請求項８】
前記第１磁性部材の前記第１端部は、前記第１磁性部材の延伸方向に対して該第１磁性部材の内側へ向かって傾斜している、請求項１または請求項２に記載の磁気メモリ。
【請求項９】
前記第１磁性部材の前記第１端部の厚みは、該第１磁性部材の前記第２端部の厚みよりも厚い、請求項８に記載の磁気メモリ。
【請求項１０】
第１方向に沿って延び第１端部および第２端部を有し、筒状の複数の第１磁性部材と、
磁化方向が可変な磁化可変層と、磁化方向が固定された磁化固定層と、前記磁化可変層と前記磁化固定層との間に設けられた非磁性層とを含む磁気抵抗素子であって、前記第１方向から見た平面視において前記第１磁性部材の前記第１端部側の外縁の一部に重複するように配置された磁気抵抗素子とを備え、
前記第１方向から見た平面視において、前記磁気抵抗素子の長手方向は、前記磁化固定層の磁化方向とは異なる、磁気メモリ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、磁気メモリに関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
磁性部材に電流を流すことにより磁性部材の磁壁を移動（シフト）させる磁気メモリが知られている。磁性部材からデータを読み出す際には、磁性部材の端部に設けられた磁気抵抗素子が磁性部材の磁化方向を検知して抵抗状態を変化させ、磁気抵抗素子の抵抗値を検出することによってデータが読み出される。従って、磁気抵抗素子が受ける磁性部材からの磁界は大きい方が好ましい。しかし、磁性部材の磁場を大きくすると、近傍に位置する磁性部材からの磁界の影響によって読出しエラーが生じるおそれがある。
【先行技術文献】
【特許文献】
【０００３】
特開２０１６－００９８０６号公報
特開２０１９－００３９８９号公報
特開２０２２－０４５２０４号公報
特開２０２２－１３８９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
磁気抵抗素子が磁性部材から効率よく磁界を受けることができる磁気メモリを提供する。
【課題を解決するための手段】
【０００５】
本実施形態による磁気メモリは、第１方向に沿って延び第１端部および第２端部を有し、筒形状の複数の第１磁性部材を備える。磁気抵抗素子は、磁化方向が可変な磁化可変層と、磁化方向が固定された磁化固定層と、磁化可変層と磁化固定層との間に設けられた非磁性層とを含む。磁気抵抗素子は、第１方向から見た平面視において第１磁性部材の第１端部側の外縁の一部に重複するように配置されている。第１方向から見た平面視において、磁化可変層の磁化方向は、磁化固定層の磁化方向に対して０度より大きく、かつ、１８０度よりも小さな角度で交差する。
【図面の簡単な説明】
【０００６】
第１実施形態による磁気メモリの平面図。
図１に示す切断線Ａ－Ａで切断した断面図。
磁性部材の構成例を示す断面図。
ヨーク、フィールドラインおよび磁性部材の構成例を示す断面図。
ヨーク、フィールドラインおよび磁性部材の他の構成例を示す断面図。
第１実施形態に係るＭＴＪ素子の構成例を示す断面図。
第１実施形態に係るＭＴＪ素子および磁性部材の配置例を示す図。
第１実施形態に係るＭＴＪ素子および磁性部材の配置例を示す斜視図。
磁性部材の第１端部からの漏洩磁界を示すグラフ。
漏洩磁界とＭＴＪ素子の抵抗値との関係を示すグラフ。
比較例のＭＴＪ素子および磁性部材の配置例を示す図。
図１１の比較例における漏洩磁界とＭＴＪ素子の抵抗値との関係を示すグラフ。
第１実施形態によるＭＴＪ素子側から見たメモリセルアレイの構成例を示す斜視図。
ＭＴＪ素子側から見たメモリセルアレイの構成例を示す平面図。
第２実施形態による磁気メモリの磁性部材ＭＬの構成例を示す斜視図。
第２実施形態による磁気メモリの磁性部材ＭＬの構成例を示す断面図。
漏洩磁界の成分と磁性部材の中心軸からの距離を示すグラフ。
比較例による磁気メモリの磁性部材の構成を示す斜視図。
図１８に示す比較例の磁性部材の第１端部から生じる漏洩磁界の磁力線を示す図。
図１６に示す第２実施形態による磁性部材の第１端部から生じる漏洩磁界の磁力線を示す概念図。
第３実施形態による磁気メモリの磁性部材の構成例を示す断面図。
漏洩磁界のｘ－ｙ面内の成分と磁性部材の中心軸からの距離を示すグラフ。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものである。明細書と図面において、同一の要素には同一の符号を付す。
【０００８】
（第１実施形態）
図１は、第１実施形態による磁気メモリの平面図である。図２は、図１に示す切断線Ａ－Ａで切断した断面図である。この実施形態の磁気メモリは、ｍ、ｎを自然数とするとき、ｍ行ｎ列に配置されたメモリ部１０
ｉｊ
（ｉ＝１～ｍ、ｊ＝１～ｎ）を備えている。なお、図１では、３行５列に配列されたメモリ部１０
１１
～１０
３５
を示している。
【０００９】
第ｉ行のメモリ部１０
ｉ１
～１０
ｉｎ
は、ｘ方向に延びているビット線ＢＬ
ｉ
に沿って配置され、一端がビット線ＢＬ
ｉ
に電気的に接続される。本明細書では、「ＡとＢが電気的に接続される」とは、ＡとＢが直接接続されてもよいし、導電体を介して間接的に接続されてもよいことを意味する。第ｉ行において、奇数列のメモリ部１０
ｉ１
，１０
ｉ３
，・・・と、偶数列のメモリ部１０
ｉ２
，１０
ｉ４
，・・・は、紙面上で上下方向（ｙ方向）にずれて配置される。例えば、偶数列のメモリ部１０
ｉ２
は、メモリ部１０
ｉ１
とメモリ部１０
ｉ３
との間でかつ紙面上で下側にずれて配置される。このような配置を用いたことにより、複数のメモリ部を稠密に配置することができ、集積化を行うことができる。
【００１０】
第ｊ列に配置されたメモリ部１０
１ｊ
、・・・１０
ｍｊ
のそれぞれに対して、２つのフィールドラインＦＬ
ｊ
，ＦＬ
ｊ＋１
が設けられている。フィールドラインＦＬ
ｊ＋１
（ｊ＝１，・・・，ｎ－１）は、第ｊ列のメモリ部１０
ｉｊ
と第ｊ＋１列のメモリ部１０
ｉｊ＋１
との間の領域の上方に配置される。またフィールドラインＦＬ
ｊ＋１
は、第ｊ列のメモリ部１０
ｉｊ
のそれぞれの一部に重なるとともに第ｊ＋１列のメモリ部１０
ｉｊ＋１
のそれぞれの一部に重なるように配置しても良い。
（【００１１】以降は省略されています）

関連特許