特許ウォッチ

公開番号2024123197
公報種別公開特許公報(A)
公開日2024-09-10
出願番号2024101971,2023092504
出願日2024-06-25,2012-12-20
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10B 12/00 20230101AFI20240903BHJP()
要約【課題】高速動作及び低消費電力化し、さらに、単位面積あたりの記憶容量を増加させ、キャパシタの容量を増加させた半導体記憶装置を提供する。
【解決手段】半導体記憶装置300は、ワード線WL、ビット線BL、第1のキャパシタCf、第2のキャパシタCb及びトランジスタTrを有するサブメモリセルSCLを、2以上積層して形成したメモリセルCLを有する。トランジスタは、半導体膜を介して第1のゲート及び第2のゲートが設けられ、第1のゲート及び第2のゲートは重畳し、かつ、ワード線と接続され、ソース及びドレインの一方はビット線と接続され、ソース及びドレインの他方は第1のキャパシタ及び第2のキャパシタと接続される。
【選択図】図1
特許請求の範囲【請求項１】
第１のトランジスタと、第２のトランジスタと、を有する半導体装置であって、
前記第１のトランジスタのチャネル形成領域を有する第１の半導体膜と、
前記第１の半導体膜の上方に配置された領域を有し、かつ、前記第１のトランジスタのゲート電極としての機能を有する第１の導電膜と、
前記第１の半導体膜の上方に配置された領域を有する第２の導電膜と、
前記第１の導電膜の上方に配置された領域を有し、かつ、前記第２の導電膜の上方に配置された領域を有する絶縁膜と、
前記絶縁膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのチャネル形成領域を有する第２の半導体膜と、
前記第２の半導体膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのゲート電極としての機能を有する第３の導電膜と、
前記第２の半導体膜の上方に配置された領域を有する第４の導電膜と、を有し、
前記第２の半導体膜は、前記絶縁膜を介して前記第２の導電膜との重なりを有し、
前記第２の導電膜は、前記第１の半導体膜との間に第１の容量を形成し、
前記第２の導電膜は、前記第４の導電膜との重なりを有し、
前記第１の導電膜と前記第３の導電膜とは、常に導通しており、
前記第２の導電膜と前記第４の導電膜とは、常に導通している、
半導体装置。
続きを表示（約 2,000 文字）【請求項２】
第１のトランジスタと、第２のトランジスタと、を有する半導体装置であって、
前記第１のトランジスタのチャネル形成領域を有する第１の半導体膜と、
前記第１の半導体膜の上方に配置された領域を有し、かつ、前記第１のトランジスタのゲート電極としての機能を有する第１の導電膜と、
前記第１の半導体膜の上方に配置された領域を有する第２の導電膜と、
前記第１の導電膜の上方に配置された領域を有し、かつ、前記第２の導電膜の上方に配置された領域を有する絶縁膜と、
前記絶縁膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのチャネル形成領域を有する第２の半導体膜と、
前記第２の半導体膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのゲート電極としての機能を有する第３の導電膜と、
前記第２の半導体膜の上方に配置された領域を有する第４の導電膜と、
前記第１の半導体膜の下方に配置された領域を有する第５の導電膜と、を有し、
前記第２の半導体膜は、前記絶縁膜を介して前記第２の導電膜との重なりを有し、
前記第２の導電膜は、前記第１の半導体膜との間に第１の容量を形成し、
前記第５の導電膜は、前記第１の半導体膜との間に第２の容量を形成し、
前記第２の導電膜は、前記第４の導電膜との重なりを有し、
前記第１の導電膜と前記第３の導電膜とは、常に導通しており、
前記第２の導電膜と前記第４の導電膜とは、常に導通している、
半導体装置。
【請求項３】
第１のトランジスタと、第２のトランジスタと、を有する半導体装置であって、
前記第１のトランジスタのチャネル形成領域を有する第１の半導体膜と、
前記第１の半導体膜の上方に配置された領域を有し、かつ、前記第１のトランジスタのゲート電極としての機能を有する第１の導電膜と、
前記第１の半導体膜の上方に配置された領域を有する第２の導電膜と、
前記第１の導電膜の上方に配置された領域を有し、かつ、前記第２の導電膜の上方に配置された領域を有する絶縁膜と、
前記絶縁膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのチャネル形成領域を有する第２の半導体膜と、
前記第２の半導体膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのゲート電極としての機能を有する第３の導電膜と、
前記第２の半導体膜の上方に配置された領域を有する第４の導電膜と、を有し、
前記第２の半導体膜は、前記絶縁膜を介して前記第２の導電膜との重なりを有し、
前記第２の導電膜は、前記第１の半導体膜との間に第１の容量を形成し、
前記第２の導電膜は、前記第４の導電膜との重なりを有し、
前記第１の導電膜と前記第３の導電膜とは、常に導通しており、
前記第２の導電膜と前記第４の導電膜とは、常に導通しており、
前記第２の半導体膜は、酸化物半導体を含む、
半導体装置。
【請求項４】
第１のトランジスタと、第２のトランジスタと、を有する半導体装置であって、
前記第１のトランジスタのチャネル形成領域を有する第１の半導体膜と、
前記第１の半導体膜の上方に配置された領域を有し、かつ、前記第１のトランジスタのゲート電極としての機能を有する第１の導電膜と、
前記第１の半導体膜の上方に配置された領域を有する第２の導電膜と、
前記第１の導電膜の上方に配置された領域を有し、かつ、前記第２の導電膜の上方に配置された領域を有する絶縁膜と、
前記絶縁膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのチャネル形成領域を有する第２の半導体膜と、
前記第２の半導体膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのゲート電極としての機能を有する第３の導電膜と、
前記第２の半導体膜の上方に配置された領域を有する第４の導電膜と、
前記第１の半導体膜の下方に配置された領域を有する第５の導電膜と、を有し、
前記第２の半導体膜は、前記絶縁膜を介して前記第２の導電膜との重なりを有し、
前記第２の導電膜は、前記第１の半導体膜との間に第１の容量を形成し、
前記第５の導電膜は、前記第１の半導体膜との間に第２の容量を形成し、
前記第２の導電膜は、前記第４の導電膜との重なりを有し、
前記第１の導電膜と前記第３の導電膜とは、常に導通しており、
前記第２の導電膜と前記第４の導電膜とは、常に導通しており、
前記第２の半導体膜は、酸化物半導体を含む、
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
半導体記憶装置に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
半導体記憶装置（記憶装置またはメモリセルともいう。）には、揮発性メモリであるＤＲ
ＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）などがある。ＤＲ
ＡＭは、１つのトランジスタと１つのキャパシタで１ビット分のデータを記憶することが
できる半導体記憶装置であり、単位メモリセルあたりの面積が小さく、モジュール化した
際の集積が容易であり、かつ安価に製造できる。
【０００３】
また、酸化物半導体を有するトランジスタをＤＲＡＭに用いることで、酸化物半導体の低
いオフ電流特性によって、ＤＲＡＭにおけるキャパシタに保持した電荷を長時間保持する
ことができ、リフレッシュ動作を行う周期を長くすることができる。それにより、消費電
力を低減させることができる（特許文献１参照。）。
【０００４】
また、半導体記憶装置の動作速度の高速化や記憶容量を増加させるために、微細加工技術
による高集積化が求められている。しかし、半導体記憶装置の微細加工が進むと、半導体
記憶装置に用いられるトランジスタのチャネル長は短く、ゲート絶縁層などに代表される
各種の絶縁層は薄くなる。そのため、トランジスタのリーク電流が増加することで、消費
電力が増加してしまう。
【０００５】
また、半導体記憶装置の占有面積を縮小するために、回路レイアウトを工夫するによって
占有するセル面積の縮小化が可能である（特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００６】
特開２０１１－１０９０８４号公報
特開２００８－４２０５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
半導体記憶装置の微細化及び高集積化によって、記憶装置の高速動作及び記憶容量を増加
させることができる。しかし、例えばＤＲＡＭはトランジスタとキャパシタにより構成さ
れており、微細化及び高集積化によって、キャパシタの面積も縮小し、その容量値が小さ
くなってしまう。そのため、記憶装置における書き込み状態及び消去状態の電荷量の差が
小さくなり、記憶情報を正確に保持するのが困難となる。
【０００８】
また、酸化物半導体を用いたトランジスタは、その低いオフ電流特性によってＤＲＡＭに
おけるキャパシタに保持した電荷を長時間保持することができ、消費電力を低減させるこ
とができるが、一方オン電流は、単結晶シリコンまたは多結晶シリコンを用いたトランジ
スタと比べて小さい。そのため、記憶装置における動作速度において、不利な特性となっ
てしまう。
【０００９】
そこで本発明の一態様は、高速動作及び低消費電力化した半導体記憶装置を提供すること
を課題の一とする。
【００１０】
さらに、本発明の一態様は、単位面積あたりの記憶容量を増加させた半導体記憶装置を提
供することを課題の一とする。
（【００１１】以降は省略されています）

関連特許