特許ウォッチ

公開番号2024149933
公報種別公開特許公報(A)
公開日2024-10-23
出願番号2021146796
出願日2021-09-09
発明の名称半導体記憶装置
出願人キオクシア株式会社
代理人個人,個人,個人
主分類H10B 43/27 20230101AFI20241016BHJP()
要約【課題】特性の向上が可能な半導体記憶装置を提供する。
【解決手段】実施形態の半導体記憶装置は、第1の方向に延びる半導体層と、タングステン(W)、モリブデン(Mo)、及びコバルト(Co)からなる群から選ばれる少なくとも一つの金属元素を含むゲート電極層と、半導体層とゲート電極層との間に設けられた電荷蓄積層と、電荷蓄積層とゲート電極層との間に設けられ、アルミニウム(Al)及び酸素(O)を含む第1の領域を含み、ゲート電極層に接する第1の絶縁層と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
第１の方向に延びる半導体層と、
タングステン（Ｗ）、モリブデン（Ｍｏ）、及びコバルト（Ｃｏ）からなる群から選ばれる少なくとも一つの金属元素を含むゲート電極層と、
前記半導体層と前記ゲート電極層との間に設けられた電荷蓄積層と、
前記電荷蓄積層と前記ゲート電極層との間に設けられ、アルミニウム（Ａｌ）及び酸素（Ｏ）を含む第１の領域を含み、前記ゲート電極層に接する第１の絶縁層と、
を備える半導体記憶装置。
続きを表示（約 790 文字）【請求項２】
前記第１の絶縁層は、前記第１の領域と前記ゲート電極層との間に設けられ、前記ゲート電極層に接する第２の領域を含み、前記第１の領域は結晶質、前記第２の領域は非晶質である請求項１記載の半導体記憶装置。
【請求項３】
前記第２の領域は、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、又はジルコニウム（Ｚｒ）の少なくともいずれか一つの元素を含む請求項２記載の半導体記憶装置。
【請求項４】
前記第２の領域は、酸素（Ｏ）又は窒素（Ｎ）の少なくともいずれか一つの元素を含む請求項３記載の半導体記憶装置。
【請求項５】
前記第２の領域は、ボロン（Ｂ）又はフッ素（Ｆ）の少なくともいずれか一つの元素を含む請求項２記載の半導体記憶装置。
【請求項６】
前記第２の領域のボロン原子濃度は前記第１の領域のボロン原子濃度よりも高い、又は、前記第２の領域のフッ素原子濃度は前記第１の領域のフッ素原子濃度よりも高い請求項５記載の半導体記憶装置。
【請求項７】
前記第２の領域の前記半導体層から前記ゲート電極層へ向かう第２の方向の厚さは、０．１ｎｍ以上１ｎｍ以下である請求項２記載の半導体記憶装置。
【請求項８】
前記第１の領域の前記半導体層から前記ゲート電極層へ向かう第２の方向の厚さは、１ｎｍ以上５ｎｍ以下である請求項１記載の半導体記憶装置。
【請求項９】
前記電荷蓄積層と前記第１の絶縁層との間に設けられ、シリコン（Ｓｉ）及び酸素（Ｏ）を含む第２の絶縁層を、更に備える請求項１記載の半導体記憶装置。
【請求項１０】
前記電荷蓄積層と前記半導体層との間に設けられた第３の絶縁層を、更に備える請求項１記載の半導体記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
メモリセルを３次元的に配置した３次元ＮＡＮＤフラッシュメモリは、高い集積度と低いコストを実現する。３次元ＮＡＮＤフラッシュメモリでは、例えば、複数の絶縁層と複数のゲート電極層とが交互に積層された積層体に、積層体を貫通するメモリ穴が形成されている。メモリ穴の中に電荷蓄積層と半導体層を形成することで、複数のメモリセルが直列に接続されたメモリストリングが形成される。電荷蓄積層に保持される電荷の量を制御することで、メモリセルにデータが記憶される。
【先行技術文献】
【特許文献】
【０００３】
米国特許第１０５６６２８０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、特性の向上が可能な半導体記憶装置を提供することにある。
【課題を解決するための手段】
【０００５】
実施形態の半導体記憶装置は、第１の方向に延びる半導体層と、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びコバルト（Ｃｏ）からなる群から選ばれる少なくとも一つの金属元素を含むゲート電極層と、前記半導体層と前記ゲート電極層との間に設けられた電荷蓄積層と、前記電荷蓄積層と前記ゲート電極層との間に設けられ、アルミニウム（Ａｌ）及び酸素（Ｏ）を含む第１の領域を含み、前記ゲート電極層に接する第１の絶縁層と、を備える。
【図面の簡単な説明】
【０００６】
第１の実施形態の半導体記憶装置のメモリセルアレイの回路図。
第１の実施形態の半導体記憶装置のメモリセルアレイの模式断面図。
第１の実施形態の半導体記憶装置のメモリセルの模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の比較例の半導体記憶装置のメモリセルの模式断面図。
第２の実施形態の半導体記憶装置のメモリセルアレイの模式断面図。
第２の実施形態の半導体記憶装置のメモリセルの模式断面図。
第２の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第２の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第２の実施形態の比較例の半導体記憶装置のメモリセルの模式断面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
【０００８】
また、本明細書中、便宜上「上」、又は、「下」という用語を用いる場合がある。「上」、又は、「下」とは、例えば、図面内での相対的位置関係を示す用語である。「上」、又は、「下」という用語は、必ずしも、重力に対する位置関係を規定する用語ではない。
【０００９】
本明細書中の半導体記憶装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（ＥｎｅｒｇｙＤｉｓｐｅｒｓｉｖｅＸ－ｒａｙＳｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）や電子エネルギー損失分光法（ＥｌｅｃｔｒｏｎＥｎｅｒｇｙＬｏｓｓＳｐｅｃｔｒｏｓｃｏｐｙ：ＥＥＬＳ）などにより行うことが可能である。また、半導体記憶装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、透過型電子顕微鏡（ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。また、半導体記憶装置を構成する部材の構成物質の結晶系の同定、結晶系の存在割合の大小比較には、例えば、透過型電子顕微鏡やＸ線回折分析（Ｘ－ｒａｙＤｉｆｆｒａｃｔｉｏｎ：ＸＲＤ）や電子線回折分析（ＥｌｅｃｔｒｏｎＢｅａｍＤｉｆｆｒａｃｔｉｏｎ：ＥＢＤ）やＸ線光電分光分析（Ｘ－ｒａｙＰｈｏｔｏｅｌｅｃｔｒｏｎＳｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）や放射光Ｘ線散乱解析（ＳｙｎｃｈｒｏｔｒｏｎＲａｄｉａｔｉｏｎＸ－ｒａｙＡｂｓｏｒｐｔｉｏｎＦｉｎｅＳｔｒｕｃｔｕｒｅ：ＸＡＦＳ）を用いることが可能である。また、半導体記憶装置を構成する部材が結晶質であるか非晶質であるかは、例えば、ＴＥＭで得られる画像から判断することが可能である。
【００１０】
（第１の実施形態）
第１の実施形態の半導体記憶装置は、第１の方向に延びる半導体層と、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びコバルト（Ｃｏ）からなる群から選ばれる少なくとも一つの金属元素を含むゲート電極層と、半導体層とゲート電極層との間に設けられた電荷蓄積層と、電荷蓄積層とゲート電極層との間に設けられ、アルミニウム（Ａｌ）及び酸素（Ｏ）を含む第１の領域を含み、ゲート電極層に接する第１の絶縁層と、を備える。
（【００１１】以降は省略されています）

関連特許