特許ウォッチ

公開番号2024148018
公報種別公開特許公報(A)
公開日2024-10-17
出願番号2023060877
出願日2023-04-04
発明の名称磁気メモリデバイス
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H10B 61/00 20230101AFI20241009BHJP()
要約【課題】磁化反転を安定化させる。
【解決手段】磁気メモリデバイスは、第1方向に延びる第1導電体層と、第1方向に延び、第1方向と交差する第2方向に第1導電体層と並ぶ第2導電体層と、第1導電体層に電気的に接続される第1磁気抵抗効果素子と、第2導電体層に電気的に接続される第2磁気抵抗効果素子と、第2方向に延び、第1磁気抵抗効果素子と接する第3導電体層と、を備える。第1磁気抵抗効果素子にデータを書き込む書込み動作において、第1導電体層には第1電流が印加され、第2導電体層には第2電流が印加され、第3導電体層には、第1電流及び第2電流とは独立に第3電流が印加される。
【選択図】図5

特許請求の範囲【請求項１】
第１方向に延びる第１導電体層と、
前記第１方向に延び、前記第１方向と交差する第２方向に前記第１導電体層と並ぶ第２導電体層と、
前記第１導電体層に電気的に接続される第１磁気抵抗効果素子と、
前記第２導電体層に電気的に接続される第２磁気抵抗効果素子と、
前記第２方向に延び、前記第１磁気抵抗効果素子と接する第３導電体層と、
を備え、
前記第１磁気抵抗効果素子にデータを書き込む書込み動作において、
前記第１導電体層には、第１電流が印加され、
前記第２導電体層には、第２電流が印加され、
前記第３導電体層には、前記第１電流及び前記第２電流とは独立に第３電流が印加される、
磁気メモリデバイス。
続きを表示（約 980 文字）【請求項２】
前記第１方向に延び、前記第１導電体層に対して前記第２導電体層と反対側において前記第２方向に前記第１導電体層と並ぶ第４導電体層と、
前記第４導電体層に接続される第３磁気抵抗効果素子と、
を更に備え、
前記書込み動作において、
前記第４導電体層には、第４電流が、印加される、
請求項１記載の磁気メモリデバイス。
【請求項３】
前記第２磁気抵抗効果素子及び前記第３磁気抵抗効果素子は、前記第１磁気抵抗効果素子と前記第２方向に隣り合う、
請求項２記載の磁気メモリデバイス。
【請求項４】
前記第２電流の方向は、前記第４電流の方向と反平行である、
請求項２記載の磁気メモリデバイス。
【請求項５】
前記第１電流及び前記第２電流に基づいて前記第１磁気抵抗効果素子に印加される磁場は、前記第２方向の成分と、前記第１方向及び前記第２方向と交差する第３方向の成分と、を有する、
請求項１記載の磁気メモリデバイス。
【請求項６】
前記第３導電体層は、前記第２磁気抵抗効果素子と更に接する、
請求項１記載の磁気メモリデバイス。
【請求項７】
前記第２電流は、前記第１電流より小さい、
請求項１記載の磁気メモリデバイス。
【請求項８】
前記第２方向に延び、前記第２磁気抵抗効果素子と接する第５導電体層を更に備えた、
請求項１記載の磁気メモリデバイス。
【請求項９】
前記第１磁気抵抗効果素子は、
前記第３導電体層に接する第１強磁性層と、
第２強磁性層と、
前記第１強磁性層と前記第２強磁性層との間の非磁性層と、
を含む、
請求項１記載の磁気メモリデバイス。
【請求項１０】
前記書込み動作によって、前記第１強磁性層の磁化方向は、前記第１方向及び前記第２方向と交差する第３方向から、前記第３方向と反平行な第４方向に変化し、
前記第２電流に基づいて発生する磁場は、前記第３方向と反平行かつ前記第４方向と平行な成分を有する、
請求項９記載の磁気メモリデバイス。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、磁気メモリデバイスに関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
磁気抵抗効果素子を記憶素子として用いた磁気メモリデバイスが知られている。磁気抵抗効果素子へデータを書き込む方式として、種々の手法が提案されている。例えば、磁気抵抗効果素子に直接電流を流すことなくデータを書き込む方式として、スピン軌道トルク（Spin Orbit Torque）を用いた方式が知られている。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０２１／０１２５６５４号明細書
米国特許出願公開第２０１９／００５１８１５号明細書
米国特許出願公開第２０１９／０２４４６４６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
磁化反転を安定化させる。
【課題を解決するための手段】
【０００５】
実施形態の磁気メモリデバイスは、第１導電体層と、第２導電体層と、第３導電体層と、第１磁気抵抗効果素子と、第２磁気抵抗効果素子と、を備える。上記第１導電体層は、第１方向に延びる。上記第２導電体層は、上記第１方向に延び、上記第１方向と交差する第２方向に上記第１導電体層と並ぶ。上記第１磁気抵抗効果素子は、第１導電体層に電気的に接続される。上記第２磁気抵抗効果素子は、上記第２導電体層に電気的に接続される。上記第３導電体層は、上記第２方向に延び、上記第１磁気抵抗効果素子と接する。上記第１磁気抵抗効果素子にデータを書き込む書込み動作において、上記第１導電体層には第１電流が印加され、上記第２導電体層には第２電流が印加され、上記第３導電体層には上記第１電流及び上記第２電流とは独立に第３電流が印加される。
【図面の簡単な説明】
【０００６】
第１実施形態に係る磁気メモリデバイスの構成の一例を示すブロック図。
第１実施形態に係るメモリセルアレイの回路構成の一例を示す回路図。
第１実施形態に係るメモリストリングの一部の断面構造の一例を示す断面図。
第１実施形態に係る磁気メモリデバイスにおける書込み動作の第１例でメモリセルアレイに印加される電圧の一例を示す図。
第１実施形態に係る磁気メモリデバイスにおける書込み動作の第１例でメモリセルアレイに印加される電流及び磁場の一例を示す図。
第１実施形態に係る磁気メモリデバイスにおける書込み動作の第２例でメモリセルアレイに印加される電圧の一例を示す図。
第１実施形態に係る磁気メモリデバイスにおける書込み動作の第２例でメモリセルアレイに印加される電流及び磁場の一例を示す図。
第１実施形態における磁気メモリデバイスの書込み動作で印加される電流の印加タイミングの第１印加例を示す図。
第１実施形態における磁気メモリデバイスの書込み動作で印加される電流の印加タイミングの第２印加例を示す図。
第１実施形態における磁気メモリデバイスの書込み動作で印加される電流の印加タイミングの第３印加例を示す図。
第１実施形態における磁気メモリデバイスの書込み動作で印加される電流の印加タイミングの第４印加例を示す図。
第１実施形態における磁気メモリデバイスの書込み動作で印加される電流の印加タイミングの第５印加例を示す図。
第１実施形態における磁気メモリデバイスの書込み動作で印加される電流の印加タイミングの第６印加例を示す図。
第２実施形態に係るメモリセルアレイの回路構成の一例を示す回路図。
第２実施形態に係るメモリセルアレイの一部の断面構造の一例を示す断面図。
第２実施形態に係る磁気メモリデバイスにおける書込み動作の第１例でメモリセルアレイに印加される電圧の一例を示す図。
第２実施形態に係る磁気メモリデバイスにおける書込み動作の第１例でメモリセルアレイに印加される電流及び磁場の一例を示す図。
第２実施形態に係る磁気メモリデバイスにおける書込み動作の第２例でメモリセルアレイに印加される電圧の一例を示す図。
第２実施形態に係る磁気メモリデバイスにおける書込み動作の第２例でメモリセルアレイに印加される電流及び磁場の一例を示す図。
【発明を実施するための形態】
【０００７】
以下、図面を参照していくつかの実施形態について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、共通する参照符号を有する複数の構成要素を区別する場合、当該共通する参照符号に添え字を付して区別する。なお、複数の構成要素について特に区別を要さない場合、当該複数の構成要素には、共通する参照符号のみが付され、添え字は付さない。添え字は、下付き文字や上付き文字に限らず、例えば、参照符号の末尾に添加される小文字のアルファベット、記号、及び配列を意味するインデックス等を含む。
【０００８】
本明細書において、磁気メモリデバイスは、例えば、ＭＲＡＭ（Magnetoresistive Random Access Memory）である。磁気メモリデバイスは、記憶素子として磁気抵抗効果素子を含む。磁気抵抗効果素子は、磁気トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）によってトンネル磁気抵抗効果（Magnetoresistance effect）を有する抵抗変化素子である。この磁気抵抗効果素子は、ＭＴＪ素子とも称する。
【０００９】
１．第１実施形態
第１実施形態に係る磁気メモリデバイスについて説明する。
【００１０】
１．１構成
まず、第１実施形態に係る磁気メモリデバイスの構成について説明する。
（【００１１】以降は省略されています）

関連特許