特許ウォッチ

公開番号2024117256
公報種別公開特許公報(A)
公開日2024-08-29
出願番号2023023250
出願日2023-02-17
発明の名称半導体装置およびその製造方法
出願人キオクシア株式会社
代理人個人,個人,個人,個人
主分類H10B 43/27 20230101AFI20240822BHJP()
要約【課題】好適なメモリセルを形成可能な半導体装置およびその製造方法を提供する。
【解決手段】一の実施形態によれば、半導体装置は、複数の電極層および複数の第1絶縁膜を交互に含む積層膜と、前記複数の電極層のうちの少なくとも1つの電極層の上面、下面、および側面に設けられた第2絶縁膜とを備える。前記装置はさらに、前記第2絶縁膜の側面に第3絶縁膜を介して設けられた電荷蓄積層と、前記電荷蓄積層の側面に第4絶縁膜を介して設けられた半導体層とを備える。さらに、前記第4絶縁膜内の水素濃度は、前記電荷蓄積層内の水素濃度以上であり、前記電荷蓄積層内の水素濃度は、前記第3絶縁膜内の水素濃度以上であり、前記第3絶縁膜内の水素濃度は、前記第2絶縁膜内の水素濃度以上である。
【選択図】図6
特許請求の範囲【請求項１】
複数の電極層および複数の第１絶縁膜を交互に含む積層膜と、
前記複数の電極層のうちの少なくとも１つの電極層の上面、下面、および側面に設けられた第２絶縁膜と、
前記第２絶縁膜の側面に第３絶縁膜を介して設けられた電荷蓄積層と、
前記電荷蓄積層の側面に第４絶縁膜を介して設けられた半導体層とを備え、
前記第４絶縁膜内の水素濃度は、前記電荷蓄積層内の水素濃度以上であり、
前記電荷蓄積層内の水素濃度は、前記第３絶縁膜内の水素濃度以上であり、
前記第３絶縁膜内の水素濃度は、前記第２絶縁膜内の水素濃度以上である、
半導体装置。
続きを表示（約 910 文字）【請求項２】
前記第２絶縁膜は、ハフニウム、アルミニウム、またはジルコニウムを含む、請求項１に記載の半導体装置。
【請求項３】
前記第２絶縁膜は、酸素をさらに含む、請求項２に記載の半導体装置。
【請求項４】
前記電荷蓄積層内の水素濃度は、１．０×１０
２０
ａｔｏｍｓ／ｃｍ
３
以下である、請求項１に記載の半導体装置。
【請求項５】
前記第４絶縁膜、前記電荷蓄積層、前記第３絶縁膜、および前記第２絶縁膜は、不純物原子として水素原子を含む、請求項１に記載の半導体装置。
【請求項６】
前記第４絶縁膜、前記電荷蓄積層、前記第３絶縁膜、および前記第２絶縁膜内の水素濃度は、前記第２絶縁膜から前記第４絶縁膜に向かう第１方向に進むにつれて増加する、請求項１に記載の半導体装置。
【請求項７】
複数の第１層および複数の第１絶縁膜を交互に含む積層膜を形成し、
前記第１層の側面に第３絶縁膜を介して電荷蓄積層を形成し、
前記電荷蓄積層の側面に第４絶縁膜を介して半導体層を形成し、
前記第１層を除去して、前記積層膜内に複数の第１凹部を形成し、
前記第１凹部内に第２絶縁膜を形成し、
窒素および酸素を含む第１ガスを用いて、前記第２絶縁膜をアニールし、
前記第２絶縁膜のアニール後に、前記第１凹部内に複数の電極層を形成する、
ことを含む、半導体装置の製造方法。
【請求項８】
前記第１ガスは、窒素および酸素を含む第１分子を含む、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１分子は、水素を含まない、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１ガスは、Ｎ
２
Ｏガス、ＮＯガス、またはＮＯ
ｘ
ガスを含む（Ｎは窒素を表し、Ｏは酸素を表し、ｘは２以上の整数を表す）、請求項７に記載の半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
３次元半導体メモリを製造する際には、メモリセルの構造や形成方法をどのように選択するかが問題となる。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開ＵＳ２０２２／０２３８４４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
好適なメモリセルを形成可能な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態によれば、半導体装置は、複数の電極層および複数の第１絶縁膜を交互に含む積層膜と、前記複数の電極層のうちの少なくとも１つの電極層の上面、下面、および側面に設けられた第２絶縁膜とを備える。前記装置はさらに、前記第２絶縁膜の側面に第３絶縁膜を介して設けられた電荷蓄積層と、前記電荷蓄積層の側面に第４絶縁膜を介して設けられた半導体層とを備える。さらに、前記第４絶縁膜内の水素濃度は、前記電荷蓄積層内の水素濃度以上であり、前記電荷蓄積層内の水素濃度は、前記第３絶縁膜内の水素濃度以上であり、前記第３絶縁膜内の水素濃度は、前記第２絶縁膜内の水素濃度以上である。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体装置の構造を示す斜視図である。
第１実施形態の半導体装置の製造方法を示す断面図(1/4)である。
第１実施形態の半導体装置の製造方法を示す断面図(2/4)である。
第１実施形態の半導体装置の製造方法を示す断面図(3/4)である。
第１実施形態の半導体装置の製造方法を示す断面図(4/4)である。
第１実施形態の半導体装置の製造方法の詳細を示す断面図である。
第１実施形態の比較例の半導体装置の製造方法と、第１実施形態の半導体装置の製造方法とを比較するための断面図である。
第１実施形態の半導体装置の特性を示すグラフである。
第１実施形態の半導体装置の製造方法の詳細を示す断面図である。
第１実施形態の変形例の半導体装置の製造方法の詳細を示す断面図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を、図面を参照して説明する。図１～図１０において、同一の構成には同一の符号を付し、重複する説明は省略する。
【０００８】
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す斜視図である。本実施形態の半導体装置は、例えば３次元半導体メモリを備えている。
【０００９】
本実施形態の半導体装置は、コア絶縁膜１と、チャネル半導体層２と、トンネル絶縁膜３と、電荷蓄積層４と、ブロック絶縁膜５と、電極層６とを備えている。ブロック絶縁膜５は、絶縁膜５ａと、絶縁膜５ｂとを含んでいる。電極層６は、バリアメタル層６ａと、電極材層６ｂとを含んでいる。トンネル絶縁膜３は、第４絶縁膜の例である。絶縁膜５ａは、第３絶縁膜の例である。絶縁膜５ｂは、第２絶縁膜の例である。
【００１０】
図１では、基板上に複数の電極層および複数の絶縁膜が交互に積層されており、これらの電極層および絶縁膜内にメモリホールＨ１が設けられている。図１は、これらの電極層のうちの１つの電極層６を示している。これらの電極層は例えば、３次元半導体メモリのワード線として機能する。図１は、基板の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板の表面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。－Ｚ方向は、重力方向と一致していてもよいし、重力方向とは一致していなくてもよい。
（【００１１】以降は省略されています）

関連特許