TOP特許意匠商標
特許ウォッチ Twitter
公開番号2024143238
公報種別公開特許公報(A)
公開日2024-10-11
出願番号2023055807
出願日2023-03-30
発明の名称圧電膜素子及びその製造方法
出願人大阪瓦斯株式会社
代理人弁理士法人R&C
主分類H10N 30/074 20230101AFI20241003BHJP()
要約【課題】厚膜化した圧電膜を有する圧電膜素子及びその製造方法を提供する。
【解決手段】圧電膜素子10は、金属製の基板11と、基板11上に成膜された圧電膜12とを備える。圧電膜12は、膜厚が10μm以上となるように、エアロゾルデポジション法によって基板11上に成膜されたエアロゾルデポジション膜である。圧電膜素子10の製造方法は、金属製の基板11上に、エアロゾルデポジション法によって膜厚が10μm以上の圧電膜を成膜する工程と、基板11に成膜された圧電膜12をアニール処理する工程とを含む。
【選択図】図1
特許請求の範囲【請求項1】
金属製の基板上に、エアロゾルデポジション法によって膜厚が10μm以上の圧電膜を成膜する工程と、
前記基板に成膜された前記圧電膜をアニール処理する工程と、を含む圧電膜素子の製造方法。
続きを表示(約 610 文字)【請求項2】
前記圧電膜はニオブ酸カリウムナトリウムからなる、請求項1に記載の圧電膜素子の製造方法。
【請求項3】
アニール処理された前記圧電膜をポーリング処理する工程を更に含む、請求項2に記載の圧電膜素子の製造方法。
【請求項4】
前記アニール処理では、前記圧電膜を500℃~850℃に加熱する、請求項1に記載の圧電膜素子の製造方法。
【請求項5】
前記ポーリング処理では、0℃~150℃で前記圧電膜に対して40kV/cm~50kV/cmの電圧を10分~30分間印加する、請求項3に記載の圧電膜素子の製造方法。
【請求項6】
前記基板はTi製である、請求項1から5のいずれか一項に記載の圧電膜素子の製造方法。
【請求項7】
金属製の基板と、
前記基板上に成膜された圧電膜とを備え、
前記圧電膜は、膜厚が10μm以上のエアロゾルデポジション膜である圧電膜素子。
【請求項8】
前記圧電膜はニオブ酸カリウムナトリウムからなる、請求項7に記載の圧電膜素子。
【請求項9】
前記圧電膜の圧電定数d
33
が100pC/N未満である、請求項8に記載の圧電膜素子。
【請求項10】
前記基板はTi製である、請求項7から9のいずれか一項に記載の圧電膜素子。

発明の詳細な説明【技術分野】
【0001】
本発明は、圧電膜素子及びその製造方法に関する。
続きを表示(約 1,200 文字)【背景技術】
【0002】
圧電膜素子は、力を加えられると変形量に応じて電気を発生することができ、エネルギーハーベスティングなどの用途での活用が注目されている。従来の圧電膜素子は、例えば特許文献1に記載されているように、基板上に圧電膜をスパッタリング法で成膜することにより製造するのが一般的である。
【0003】
スパッタリング法は、成膜速度が遅く(最大でも1.0μm/hとされている)、また、高真空環境が必要であり設備が高価となるため、10μm以上の圧電膜の成膜への適用は製造コストの面で実用的ではない。そのため、スパッタリング法を用いて製造される圧電膜素子は、厚さが数μmのいわゆる薄膜タイプの圧電膜を有するものに限られていた。
【先行技術文献】
【特許文献】
【0004】
特開2015-023483号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、圧電膜素子の発電性能は圧電膜の膜厚と正の関係にあることが知られており、圧電膜の膜厚が大きくなれば、圧電膜素子の発電量は多くなる。このため、圧電膜素子については、より多くの発電量が得られるように、厚膜化した圧電膜を有するものが求められている。
【0006】
本発明は上記課題に鑑みてなされたものであり、その目的は、厚膜化した圧電膜を有する圧電膜素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【0007】
上記目的を達成するための本発明の一態様に係る圧電膜素子の製造方法の特徴構成は、金属製の基板上に、エアロゾルデポジション法によって膜厚が10μm以上の圧電膜を成膜する工程と、前記基板に成膜された前記圧電膜をアニール処理する工程とを含む点にある。
【0008】
エアロゾルデポジション法による成膜は、成膜速度が速く(約5~50μm/min)設備コストが低い。本発明に係る製造方法によれば、膜厚が10μm以上のいわゆる厚膜タイプの圧電膜を備えた圧電膜素子を容易に製造可能である。このような厚膜化した圧電膜を備えた圧電膜素子は、より多くの発電量を確保することができる。
【0009】
また、エアロゾルデポジション法によって成膜された圧電膜は、成膜過程において結晶の欠陥や歪みが導入されるのであるが、これらの欠陥や歪みをアニール処理によって除去することで、圧電定数が上昇する。すなわち、本発明に係る製造方法によれば、圧電膜の圧電定数が高く、それにより、更に多くの発電量を確保できる圧電膜素子を製造可能である。
【0010】
本発明に係る圧電膜素子の製造方法の更なる特徴構成は、前記圧電膜がニオブ酸カリウムナトリウムからなる点にある。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

三菱マテリアル株式会社
熱電素子
4日前
三菱マテリアル株式会社
熱電素子
4日前
株式会社半導体エネルギー研究所
半導体装置
12日前
株式会社カネカ
太陽電池モジュール
9日前
株式会社カネカ
太陽電池モジュール
3日前
株式会社カネカ
太陽電池モジュール
3日前
キオクシア株式会社
記憶装置
9日前
株式会社カネカ
太陽電池モジュール
9日前
三菱マテリアル株式会社
熱電変換モジュール
4日前
キオクシア株式会社
半導体記憶装置
12日前
キオクシア株式会社
半導体記憶装置
9日前
キオクシア株式会社
記憶装置
9日前
TDK株式会社
光検知装置及び信号処理方法
2日前
キオクシア株式会社
記憶装置
10日前
TDK株式会社
圧電薄膜、及び圧電薄膜素子
10日前
キオクシア株式会社
記憶装置
10日前
大阪瓦斯株式会社
圧電膜素子及びその製造方法
2日前
大阪瓦斯株式会社
圧電膜素子及びその製造方法
2日前
キオクシア株式会社
半導体メモリ
9日前
キオクシア株式会社
磁気記憶装置
9日前
キオクシア株式会社
メモリデバイス
9日前
キオクシア株式会社
半導体記憶装置
9日前
キオクシア株式会社
半導体記憶装置
9日前
キオクシア株式会社
磁気記憶装置
9日前
キオクシア株式会社
メモリデバイス
10日前
キオクシア株式会社
メモリデバイス
9日前
キオクシア株式会社
半導体記憶装置
9日前
キオクシア株式会社
半導体装置およびその製造方法
9日前
キオクシア株式会社
半導体記憶装置
9日前
キオクシア株式会社
半導体装置及び半導体記憶装置
9日前
キオクシア株式会社
半導体記憶装置
9日前
キオクシア株式会社
半導体装置及び半導体記憶装置
6日前
キオクシア株式会社
半導体記憶装置
9日前
キオクシア株式会社
半導体装置及び半導体記憶装置
10日前
キオクシア株式会社
半導体装置及び半導体記憶装置
9日前
株式会社ジャパンディスプレイ
検出装置
9日前
続きを見る