TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024118849
公報種別公開特許公報(A)
公開日2024-09-02
出願番号2023025399
出願日2023-02-21
発明の名称半導体装置およびその製造方法
出願人キオクシア株式会社
代理人個人,個人,個人,個人
主分類H01L 25/07 20060101AFI20240826BHJP(基本的電気素子)
要約
【課題】半導体素子が形成されるウェハにおける無駄な領域を抑制することができる半導体装置およびその製造方法を提供する。
【解決手段】本実施形態による半導体装置は、第1チップと、第2チップと、を有する半導体チップを備える。第2チップは、第1チップと電気的に接続するように、第1チップ上で第1チップと接合される。第2チップの面積は、第1チップの面積よりも小さい。第1チップは、第1チップの上面で第2チップが設けられる第1領域とは異なる第2領域で第1チップから露出される第1パッドをさらに有する。
【選択図】図4
特許請求の範囲【請求項1】
第1チップと、
前記第1チップと電気的に接続するように、前記第1チップ上で前記第1チップと接合された第2チップと、
を有する半導体チップを備え、
前記第2チップの面積は、前記第1チップの面積よりも小さく、
前記第1チップは、前記第1チップの上面で前記第2チップが設けられる第1領域とは異なる第2領域で前記第1チップから露出される第1パッドをさらに有する、半導体装置。
続きを表示(約 840 文字)【請求項2】
前記半導体チップが搭載される配線基板と、
前記第1パッドと、前記配線基板と、を電気的に接続するワイヤと、
をさらに備える、請求項1に記載の半導体装置。
【請求項3】
前記第2領域に設けられるスペーサをさらに備えることができ、
前記スペーサは、前記ワイヤから離間するように設けられる、請求項2に記載の半導体装置。
【請求項4】
前記スペーサは、樹脂を含む、請求項3に記載の半導体装置。
【請求項5】
前記樹脂は、ポリイミド、ポリベンゾオキサゾール、フェノール、及び、エポキシの少なくとも一つを含む、請求項4に記載の半導体装置。
【請求項6】
前記スペーサの上面は、前記第2チップの上面と略平行である、請求項3に記載の半導体装置。
【請求項7】
前記スペーサの上面の位置は、前記第2チップの上面の位置よりも低い、請求項3に記載の半導体装置。
【請求項8】
前記スペーサは、前記第2領域のうち、露出された前記第1パッドよりも前記第2チップとは反対側の領域に空隙を有するように設けられる、請求項3に記載の半導体装置。
【請求項9】
前記スペーサは、上面が前記第2チップの上面と略平行であるスペーサチップを有する、請求項3に記載の半導体装置。
【請求項10】
前記第1チップおよび前記第2チップを有する第1半導体チップと、
前記第1チップおよび前記第2チップを有し、前記第1半導体チップ上に積層される第2半導体チップと、
を備え、
前記第1チップは、下面側に設けられる半導体基板をさらに有し、
前記第2半導体チップの前記第1チップが有する前記半導体基板は、前記第1半導体チップの前記第2チップを収容する凹部を有する、請求項1に記載の半導体装置。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本実施形態は、半導体装置およびその製造方法に関する。
続きを表示(約 1,900 文字)【背景技術】
【0002】
2つのウェハを貼合する半導体導体において、それぞれウェハの半導体素子のサイズ(面積)にミスマッチが生じる場合、無駄な領域が増加してしまう。
【先行技術文献】
【特許文献】
【0003】
特開2015-50365号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
半導体素子が形成されるウェハにおける無駄な領域を抑制することができる半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【0005】
本実施形態による半導体装置は、第1チップと、第2チップと、を有する半導体チップを備える。第2チップは、第1チップと電気的に接続するように、第1チップ上で第1チップと接合される。第2チップの面積は、第1チップの面積よりも小さい。第1チップは、第1チップの上面で第2チップが設けられる第1領域とは異なる第2領域で第1チップから露出される第1パッドをさらに有する。
【図面の簡単な説明】
【0006】
第1実施形態による半導体装置の構成の一例を示す断面図である。
第1実施形態による半導体装置の構成の一例を示す断面図である。
第1実施形態による半導体装置の構成の一例を示す断面図である。
第1実施形態による半導体装置の構成の一例を示す断面図である。
第1実施形態によるメモリセルアレイおよびトランジスタの構成の一例を示す断面図である。
第1実施形態による柱状部の構成の一例を示す断面図である。
第1実施形態による半導体装置の製造方法の一例を示す断面図である。
図7Aに続く、半導体装置の製造方法の一例を示す斜視図である。
図7Bに続く、半導体装置の製造方法の一例を示す斜視図である。
図7Cに続く、半導体装置の製造方法の一例を示す斜視図である。
図7Dに続く、半導体装置の製造方法の一例を示す斜視図である。
図7Eに続く、半導体装置の製造方法の一例を示す斜視図である。
図7Fに続く、半導体装置の製造方法の一例を示す斜視図である。
図7Gに続く、半導体装置の製造方法の一例を示す斜視図である。
第1実施形態による回路チップおよびアレイチップのサイズの一例を示す図である。
比較例による半導体装置の構成の一例を示す断面図である。
比較例による回路チップおよびアレイチップのサイズの一例を示す図である。
第2実施形態による半導体装置の構成の一例を示す断面図である。
第3実施形態による半導体装置の構成の一例を示す断面図である。
第4実施形態による半導体装置の構成の一例を示す断面図である。
第5実施形態による半導体装置の構成の一例を示す断面図である。
第6実施形態による半導体装置の構成の一例を示す断面図である。
第7実施形態による半導体装置の構成の一例を示す断面図である。
第8実施形態による半導体装置の構成の一例を示す断面図である。
【発明を実施するための形態】
【0007】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0008】
(第1実施形態)
図1は、第1実施形態による半導体装置1の構成の一例を示す断面図である。図2は、第1実施形態による半導体装置1の構成の一例を示す平面図である。図2のA-A線は、断面図である図1に対応する断面を示す。
【0009】
尚、図1および図2は、配線基板10の表面に平行で互いに垂直なX方向およびY方向と、配線基板10の表面に垂直なZ方向とを示している。本明細書では、+Z方向を上方向として取り扱い、-Z方向を下方向として取り扱う。-Z方向は、重力方向と一致していても一致していなくてもよい。
【0010】
半導体装置1は、配線基板10と、半導体チップ20、30~33と、接着層40~43と、スペーサ50と、樹脂層80と、ボンディングワイヤ90と、封止樹脂91とを備えている。半導体装置1は、例えば、NAND型フラッシュメモリのパッケージである。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許

個人
汎用型電気プラグ
7日前
キヤノン株式会社
通信装置
1日前
オムロン株式会社
電磁継電器
11日前
オムロン株式会社
電磁継電器
2日前
株式会社GSユアサ
蓄電装置
16日前
オムロン株式会社
電磁継電器
2日前
オムロン株式会社
電磁継電器
2日前
オムロン株式会社
電磁継電器
2日前
太陽誘電株式会社
コイル部品
7日前
オムロン株式会社
電磁継電器
2日前
株式会社小糸製作所
ターミナル
11日前
富士通株式会社
冷却モジュール
2日前
タイガースポリマー株式会社
2次電池
9日前
株式会社タムラ製作所
装置
14日前
TDK株式会社
コイル部品
1日前
大電株式会社
導電用導体
14日前
日本電気株式会社
光学モジュール
1日前
株式会社東京精密
ワーク保持装置
今日
オムロン株式会社
回路部品
2日前
三菱電機株式会社
半導体装置
2日前
新電元工業株式会社
磁性部品
9日前
富士電機株式会社
電磁接触器
7日前
株式会社東芝
半導体装置
今日
富士電機株式会社
回路遮断器
2日前
オムロン株式会社
電磁継電器
2日前
オムロン株式会社
電磁継電器
2日前
オムロン株式会社
電磁継電器
2日前
オムロン株式会社
電磁継電器
2日前
ニチコン株式会社
コンデンサ
8日前
株式会社東芝
半導体装置
9日前
日本特殊陶業株式会社
接合体
11日前
トヨタバッテリー株式会社
二次電池
3日前
株式会社プロテリアル
マトリックストランス
8日前
TDK株式会社
電子部品
2日前
TDK株式会社
電子部品
今日
ローム株式会社
半導体発光装置
今日
続きを見る