特許ウォッチ

公開番号2024093047
公報種別公開特許公報(A)
公開日2024-07-09
出願番号2022209148
出願日2022-12-27
発明の名称定電圧回路
出願人エイブリック株式会社
代理人
主分類G05F 5/00 20060101AFI20240702BHJP(制御;調整)
要約【課題】電源電圧の急激な変動に対して出力電圧の変動が小さい定電圧回路を提供する。
【解決手段】定電圧回路100は、電源端子101と、接地端子102と、少なくとも2個のデプレッション型トランジスタ(以下、DTr)121と、DTr122と、エンハンスメント型トランジスタ(以下、ETr)123とを直列に接続するとともにお互いのゲートを接続して構成されるED型基準電圧回路104と、電源端子とED型基準電圧回路の間に直列に接続されるDTr105と、第1出力端子110又は第2出力端子130と、接続点P5と接地端子との間に接続され、電源電圧の変動を抑制する電源変動抑制回路103とを備える。電源変動抑制回路は、電源電圧の変動の有無を検出する検出回路と、検出回路と並列に接続され、オンとオフとを切替可能なパストランジスタ124とを有する。
【選択図】図1
特許請求の範囲【請求項１】
電源電圧を供給する電源端子と、
接地端子と、
少なくとも第１のデプレッション型トランジスタ及び第２のデプレッション型トランジスタと、エンハンスメント型トランジスタとを有し、前記第１のデプレッション型トランジスタ、前記第２のデプレッション型トランジスタ及び前記エンハンスメント型トランジスタを直列に接続するとともに互いのゲートを接続して構成されるＥＤ型基準電圧回路と、
前記電源端子と前記ＥＤ型基準電圧回路の間に直列に接続される第３のデプレッション型トランジスタと、
前記第３のデプレッション型トランジスタと前記ＥＤ型基準電圧回路との接続点である第１接続点と前記接地端子との間に接続され、前記電源電圧の変動を抑制する電源変動抑制回路と、
前記第１のデプレッション型トランジスタ及び前記エンハンスメント型トランジスタの接続点である第２接続点及び前記第１接続点の何れか一方の接続点と接続される出力端子を備え、
前記電源変動抑制回路は、
前記第１接続点と接続される第１端子と、前記接地端子と接続される第２端子と、前記電源電圧の変動が設定される範囲を超えているか否かに対応する信号レベルを含む検出信号を出力する第３端子と、を有する検出回路と、
ゲートが前記検出回路の前記第３端子と接続され、ソースが前記検出回路の前記第１端子及び前記第２端子の一方に接続され、ドレインが前記検出回路の前記第１端子及び前記第２端子の他方に接続され、前記ゲートに印加される信号レベルに応じてオンとオフとが切り替え可能なパストランジスタと、を有することを特徴とする定電圧回路。
続きを表示（約 1,100 文字）【請求項２】
前記検出回路は、前記パストランジスタのソースと接続される第１端と、前記パストランジスタのゲートと接続される第２端とを含む抵抗と、前記パストランジスタのゲート及び前記抵抗の第２端と接続される第１端と、前記パストランジスタのドレインと接続される第２端とを含む容量と、を有する請求項１に記載の定電圧回路。
【請求項３】
前記検出回路は、前記パストランジスタのソースと接続される第１端と、前記パストランジスタのゲートと接続される第２端とを含む定電流源と、
前記定電流源の第２端と接続される第１端と、前記パストランジスタのドレインと接続される第２端とを含む容量と、を有する請求項１に記載の定電圧回路。
【請求項４】
前記パストランジスタは、ゲートが前記検出回路の前記第３端子と接続され、ソースが前記検出回路の前記第２端子に接続され、ドレインが前記検出回路の前記第１端子に接続され、
前記検出回路は、前記パストランジスタのゲートと接続されるドレインと、前記パストランジスタのソースと接続されるソースと、自己のソースと接続されるゲートとを含むデプレッション型のＮチャンネルトランジスタと、前記パストランジスタのドレインと接続される第１端と、前記パストランジスタのゲート及び前記デプレッション型のＮチャンネルトランジスタのドレインと接続される第２端とを含む容量と、を有する請求項１に記載の定電圧回路。
【請求項５】
前記パストランジスタは、ゲートが前記検出回路の前記第３端子と接続され、ソースが前記検出回路の前記第１端子に接続され、ドレインが前記検出回路の前記第２端子に接続され、
前記検出回路は、前記パストランジスタのソースと接続されるドレインと、前記パストランジスタのゲートと接続されるソースと、自己のソースと接続されるゲートとを含むデプレッション型のＮチャンネルトランジスタと、前記パストランジスタのゲートと前記デプレッション型のＮチャンネルトランジスタのゲート及びソースと接続される第１端と、前記パストランジスタのドレインと接続される第２端とを含む容量と、を有する請求項１に記載の定電圧回路。
【請求項６】
前記第１接続点に接続される第１電源端と、
前記接地端子に接続される第２電源端と、
前記第２接続点に接続される第１入力端と、
出力端と、
前記出力端と接続される第２入力端と、を有する演算増幅器をさらに備える請求項１から請求項５の何れか一項に記載の定電圧回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、定電圧回路に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
一般的に定電圧回路は、電源電圧の急激な変動に対して出力電圧の変動が小さいことが望ましい。一例として、複数のデプレッション型のＮＭＯＳトランジスタを直列接続して構成された定電圧回路がある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０１１－１１３３２１号公報（図８）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の定電圧回路では、デプレッション型のＮＭＯＳトランジスタのドレインとソース間に存在する寄生容量を介して電源電圧の急激な変動が出力に伝達してしまうという点で改善の余地がある。
【０００５】
本発明は、上述した事情を考慮し、電源電圧の急激な変動に対して出力電圧の変動が小さい定電圧回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の実施形態に係る定電圧回路は、電源電圧を供給する電源端子と、接地端子と、少なくとも第１のデプレッション型トランジスタ及び第２のデプレッション型トランジスタと、エンハンスメント型トランジスタとを有し、前記第１のデプレッション型トランジスタ、前記第２のデプレッション型トランジスタ及び前記エンハンスメント型トランジスタを直列に接続するとともに互いのゲートを接続して構成されるＥＤ型基準電圧回路と、前記電源端子と前記ＥＤ型基準電圧回路の間に直列に接続される第３のデプレッション型トランジスタと、前記第３のデプレッション型トランジスタと前記ＥＤ型基準電圧回路との接続点である第１接続点と前記接地端子との間に接続され、前記電源電圧の変動を抑制する電源変動抑制回路と、前記第１のデプレッション型トランジスタ及び前記エンハンスメント型トランジスタの接続点である第２接続点及び前記第１接続点の何れか一方の接続点と接続される出力端子を備え、前記電源変動抑制回路は、前記第１接続点と接続される第１端子と、前記接地端子と接続される第２端子と、前記電源電圧の変動が設定される範囲を超えているか否かに対応する信号レベルを含む検出信号を出力する第３端子と、を有する検出回路と、ゲートが前記検出回路の前記第３端子と接続され、ソースが前記検出回路の前記第１端子及び前記第２端子の一方に接続され、ドレインが前記検出回路の前記第１端子及び前記第２端子の他方に接続され、前記ゲートに印加される信号レベルに応じてオンとオフとが切り替え可能なパストランジスタと、を有することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、電源電圧の急激な変動に対して出力電圧の変動が小さい定電圧回路を提供することができる。
【図面の簡単な説明】
【０００８】
本発明の第１の実施形態に係る定電圧回路構成例を示す回路図である。
本発明の第２の実施形態の定電圧回路の構成例を示す部分回路図である。
本実施形態に係る定電圧回路の第１変形例を示す回路図である。
本実施形態に係る定電圧回路の第２変形例を示す回路図である。
本実施形態に係る定電圧回路の第３変形例を示す回路図である。
本実施形態に係る定電圧回路の第４変形例を示す回路図である。
本実施形態に係る定電圧回路の第５変形例を示す回路図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態に係る定電圧回路を、図面に基づいて説明する。
【００１０】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る定電圧回路の一例である定電圧回路１００の回路図である。
（【００１１】以降は省略されています）

関連特許