特許ウォッチ

公開番号2024092724
公報種別公開特許公報(A)
公開日2024-07-08
出願番号2022208856
出願日2022-12-26
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類G01R 31/28 20060101AFI20240701BHJP(測定;試験)
要約【課題】専用の外部端子を要することなく半導体装置の動作モードを任意に切り替える。
【解決手段】半導体装置1は、3値以上の論理レベル(例えばLV、MV、HV)を取り得る論理信号DBCLK及びDBFATAが入力されるように構成された外部端子と、論理信号DBCLK及びDBDATAと2値以上の閾値(例えばVth1及びVth2)とを比較することによりそれぞれの比較結果に応じて複数の機能(例えば、デバッグクロック信号及びデバッグデータ信号としての本来の機能だけでなく従前のテストモード移行信号を代替する機能)を実現するように構成された論理回路と、を備える。
【選択図】図5
特許請求の範囲【請求項１】
３値以上の論理レベルを取り得る論理信号が入力されるように構成された外部端子と、
前記論理信号と２値以上の閾値とを比較することによりそれぞれの比較結果に応じて複数の機能を実現するように構成された論理回路と、
を備える、半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記論理信号は、ローレベルとミドルレベルとの間でパルス駆動される第１パルス駆動状態と、前記ローレベルと前記ミドルレベルよりも高いハイレベルとの間でパルス駆動される第２パルス駆動状態のいずれかを取り得るものであり、
前記論理回路は、前記論理信号が前記第２パルス駆動状態であるときに前記論理信号に応じて前記半導体装置を第１動作モードから第２動作モードに移行させるか否かを判断する、請求項１に記載の半導体装置。
【請求項３】
前記論理回路は、前記論理信号の入力を受け付けるインタフェイスとして、前記ローレベルと前記ミドルレベルとの間に設定された第１閾値を持つように構成された第１入出力回路と、前記ミドルレベルと前記ハイレベルとの間に設定された第２閾値を持つように構成された第２入出力回路と、を含む、請求項２に記載の半導体装置。
【請求項４】
前記第１動作モードは、前記半導体装置の通常動作が行われる通常モードであり、前記第２動作モードは、前記半導体装置のテスト動作が行われるテストモードである、請求項３に記載の半導体装置。
【請求項５】
前記外部端子は、クロック信号が入力されるように構成された第１外部端子と、データ信号が入力されるように構成された第２外部端子を含む、請求項４に記載の半導体装置。
【請求項６】
前記論理回路は、前記半導体装置のリセットが解除されたときにテストモード初期ステートとなり、前記クロック信号及び前記データ信号それぞれの論理レベルがいずれも所定の判定期間に亘って固定されたか否かを検出する、請求項５に記載の半導体装置。
【請求項７】
前記論理回路は、前記テストモード初期ステートで前記クロック信号及び前記データ信号それぞれの論理レベルがいずれも前記判定期間に亘って固定されたことを検出したときにテストモードシーケンスを開始し、前記第２パルス駆動状態の前記クロック信号及び前記データ信号によりテストモードコマンドが入力されたか否かを検出する、請求項６に記載の半導体装置。
【請求項８】
前記論理回路は、前記テストモードシーケンスで前記テストモードコマンドが入力されたことを検出したときにテストモード同期ステートとなり、前記データ信号の論理レベルが所定の同期期間に亘って固定されていることを確認してから前記テストモードに移行する、請求項７に記載の半導体装置。
【請求項９】
前記論理回路は、前記テストモードへの移行後、前記データ信号により復帰コマンドが入力されたことを検出したときに前記半導体装置を前記通常モードに復帰させる、請求項８に記載の半導体装置。
【請求項１０】
前記論理回路は、前記テストモードへの移行後、前記データ信号の論理レベルが固定された無信号ステートであることを検出したときに前記半導体装置を前記通常モードに復帰させる、請求項８又は９に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
複数の動作モード（例えば通常モードとテストモード）を任意に切り替えることのできる半導体装置が実用化されている。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１９／０６５３９５号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の半導体装置では、複数の動作モードを切り替えるために専用の外部端子が設けられていた（例えば、特許文献１の図５に描写されている端子ＴＥＳＴ１及びＴＥＳＴ２を参照）。
【課題を解決するための手段】
【０００５】
例えば、本明細書中に開示されている半導体装置は、３値以上の論理レベルを取り得る論理信号が入力されるように構成された外部端子と、前記論理信号と２値以上の閾値とを比較することによりそれぞれの比較結果に応じて複数の機能を実現するように構成された論理回路と、を備える。
【０００６】
なお、その他の特徴、要素、ステップ、利点、及び、特性については、以下に続く発明を実施するための形態及びこれに関する添付の図面によって、さらに明らかとなる。
【発明の効果】
【０００７】
本開示によれば、専用の外部端子を要することなく半導体装置の動作モードを任意に切り替えられるようになる。
【図面の簡単な説明】
【０００８】
図１は、半導体装置の全体構成を示す図である。
図２は、半導体装置の状態遷移を示す図である。
図３は、テストモードへの移行動作（第１例）を示す図である。
図４は、論理回路の一構成例を示す図である。
図５は、テストモードへの移行動作（第２例）を示す図である。
図６は、テストモードからの復帰動作（第１例）を示す図である。
図７は、テストモードからの復帰動作（第２例）を示す図である。
【発明を実施するための形態】
【０００９】
＜半導体装置＞
図１は、半導体装置の全体構成を示す図である。本構成例の半導体装置１は、論理回路１０と、テスト回路２０と、リセット回路３０とを備える。また、半導体装置１は、装置外部との電気的な接続を確立するための手段として、複数（本図では３本）の外部端子４１～４３を備える。半導体装置１としては、ＬＳＩ［large scale integration］製品全般（ＬＥＤ［light emitting diode］ドライバＬＳＩなど）が適用対象となり得る。
【００１０】
論理回路１０は、半導体装置１の動作を統括的に制御する。論理回路１０としては、ＣＰＵ［central processing unit］などが好適に用いられる。また、論理回路１０は、後述のテストモードに関連する機能ブロックとしてデバッグインタフェイス１１を含む。
（【００１１】以降は省略されています）

関連特許