特許ウォッチ

公開番号2024090135
公報種別公開特許公報(A)
公開日2024-07-04
出願番号2022205820
出願日2022-12-22
発明の名称積層セラミック電子部品
出願人株式会社村田製作所
代理人個人,個人
主分類H01G 4/38 20060101AFI20240627BHJP(基本的電気素子)
要約【課題】接合材により複数の積層セラミック電子部品本体の外部電極どうしを接合し、かつそれらの全体を外装材で覆う場合において、外部からの蒸気の浸透を低減しつつ、接合材と外装材との間での剥離の発生を抑制することが可能な積層セラミック電子部品を提供すること。
【解決手段】積層セラミックコンデンサ1は、第1の外部電極40を有する第1の積層セラミックコンデンサ本体2と、第2の外部電極240を有する第2の積層セラミックコンデンサ本体200と、第1の外部電極40と第2の外部電極240とを接合する第1の接合材5Aと、第1外部電極40Aにそれぞれ接続される第1の金属端子100Aおよび第2の金属端子100Bと、各積層セラミックコンデンサ本体2,200と各金属端子100の一部とを覆う外装材3と、を備える。第1の接合材5Aは、外装材3と接合する。第1の接合材5Aの空隙率は、外装材3の空隙率よりも高い。
【選択図】図5
特許請求の範囲【請求項１】
積層された複数の第１のセラミック層と、前記第１のセラミック層上に積層された複数の第１の内部導体層とを含み、前記第１のセラミック層と前記第１の内部導体層とが積層される第１の積層方向に相対する第１の主面および第２の主面と、前記第１の積層方向に直交する第１の幅方向に相対する第１の側面および第２の側面と、前記第１の積層方向および前記第１の幅方向に直交する第１の長さ方向に相対する第１の端面および第２の端面と、を含む第１の積層体と、複数の第１の外部電極と、を有する第１の積層セラミック電子部品本体と、
積層された複数の第２のセラミック層と、前記第２のセラミック層上に積層された複数の第２の内部導体層とを含み、前記第２のセラミック層と前記第２の内部導体層とが積層される第２の積層方向に相対する第３の主面および第４の主面と、前記第２の積層方向に直交する第２の幅方向に相対する第３の側面および第４の側面と、前記第２の積層方向および前記第２の幅方向に直交する第２の長さ方向に相対する第３の端面および第４の端面と、を含む第２の積層体と、複数の第２の外部電極と、を有する第２の積層セラミック電子部品本体と、
前記複数の第１の外部電極のうちのいずれか１つと、前記複数の第２の外部電極のうちのいずれか１つと、を接合する第１の接合材と、
前記複数の第１の外部電極および前記複数の第２の外部電極から選択される少なくとも１つの外部電極に接続される第１の金属端子と、
前記第１の金属端子が接続される外部電極とは異なる外部電極であって、前記複数の第１の外部電極および前記複数の第２の外部電極から選択される少なくとも１つの外部電極に接続される第２の金属端子と、
前記第１の積層セラミック電子部品本体と、前記第２の積層セラミック電子部品本体と、前記第１の金属端子の一部と、前記第２の金属端子の一部と、を覆っている外装材と、を備え、
前記第１の接合材は、前記外装材と接合し、
前記第１の接合材の空隙率は、前記外装材の空隙率よりも高い、積層セラミック電子部品。
続きを表示（約 800 文字）【請求項２】
前記複数の第１の外部電極および前記複数の第２の外部電極から選択される少なくとも１つの外部電極と、前記第１の金属端子と、を接合する第２の接合材と、
前記第１の金属端子が接続される外部電極とは異なる外部電極であって、前記複数の第１の外部電極および前記複数の第２の外部電極から選択される少なくとも１つの外部電極と、前記第２の金属端子と、を接合する第３の接合材と、
を備え、
前記第２の接合材および前記第３の接合材は、前記外装材と接合し、
前記第２の接合材の空隙率および前記第３の接合材の空隙率は、前記外装材の空隙率よりも高い、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記複数の第１の外部電極および前記複数の第２の外部電極から選択される少なくとも１つの外部電極と、前記第１の金属端子と、を接合する第２の接合材と、
前記第１の金属端子が接続される外部電極とは異なる外部電極であって、前記複数の第１の外部電極および前記複数の第２の外部電極から選択される少なくとも１つの外部電極と、前記第２の金属端子と、を接合する第３の接合材と、
を備え、
前記第１の接合材の空隙率は、前記第２の接合材の空隙率および前記第３の接合材の空隙率よりも高い、請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記第１の接合材の空隙率は、２０％以上５０％以下である、請求項１または２に記載の積層セラミック電子部品。
【請求項５】
前記第２の接合材の空隙率および前記第３の接合材の空隙率は、２０％以上５０％以下である、請求項２に記載の積層セラミック電子部品。
【請求項６】
前記外装材の空隙率は１０％以下である、請求項１または２に記載の積層セラミック電子部品。

発明の詳細な説明【技術分野】
【０００１】
本発明は、積層セラミック電子部品に関する。
続きを表示（約 3,600 文字）【背景技術】
【０００２】
従来、外装材としての樹脂に覆われている積層セラミック電子部品が知られている。このような積層セラミック電子部品は、外装材の外部に引き出される金属端子と、積層セラミック電子部品本体の表面に配置される外部電極とが、外装材の内部において、接合材により接合される。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－１４５７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された積層セラミック電子部品は、金属端子を介して、複数の積層セラミック電子部品本体が接続される。よって、接合材により複数の積層セラミック電子部品本体の外部電極どうしを接合し、かつそれらの全体を外装材で覆う場合に生じる課題については考慮されていない。
【０００５】
本発明は、接合材により複数の積層セラミック電子部品本体の外部電極どうしを接合し、かつそれらの全体を外装材で覆う場合において、外部からの蒸気の浸透を低減しつつ、接合材と外装材との間での剥離の発生を抑制することが可能な積層セラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
積層された複数の第１のセラミック層と、前記第１のセラミック層上に積層された複数の第１の内部導体層とを含み、前記第１のセラミック層と前記第１の内部導体層とが積層される第１の積層方向に相対する第１の主面および第２の主面と、前記第１の積層方向に直交する第１の幅方向に相対する第１の側面および第２の側面と、前記第１の積層方向および前記第１の幅方向に直交する第１の長さ方向に相対する第１の端面および第２の端面と、を含む第１の積層体と、複数の第１の外部電極と、を有する第１の積層セラミック電子部品本体と、積層された複数の第２のセラミック層と、前記第２のセラミック層上に積層された複数の第２の内部導体層とを含み、前記第２のセラミック層と前記第２の内部導体層とが積層される第２の積層方向に相対する第３の主面および第４の主面と、前記第２の積層方向に直交する第２の幅方向に相対する第３の側面および第４の側面と、前記第２の積層方向および前記第２の幅方向に直交する第２の長さ方向に相対する第３の端面および第４の端面と、を含む第２の積層体と、複数の第２の外部電極と、を有する第２の積層セラミック電子部品本体と、前記複数の第１の外部電極のうちのいずれか１つと、前記複数の第２の外部電極のうちのいずれか１つと、を接合する第１の接合材と、前記複数の第１の外部電極および前記複数の第２の外部電極から選択される少なくとも１つの外部電極に接続される第１の金属端子と、前記第１の金属端子が接続される外部電極とは異なる外部電極であって、前記複数の第１の外部電極および前記複数の第２の外部電極から選択される少なくとも１つの外部電極に接続される第２の金属端子と、前記第１の積層セラミック電子部品本体と、前記第２の積層セラミック電子部品本体と、前記第１の金属端子の一部と、前記第２の金属端子の一部と、を覆っている外装材と、を備え、前記第１の接合材は、前記外装材と接合し、前記第１の接合材の空隙率は、前記外装材の空隙率よりも高い、積層セラミック電子部品。
【発明の効果】
【０００７】
本発明によれば、接合材により複数の積層セラミック電子部品本体の外部電極どうしを接合し、かつそれらの全体を外装材で覆う場合において、外部からの蒸気の浸透を低減しつつ、接合材と外装材との間での剥離の発生を抑制することが可能な積層セラミック電子部品を提供することができる。
【図面の簡単な説明】
【０００８】
本実施形態の積層セラミックコンデンサの外観斜視図である。
図１の積層セラミックコンデンサを矢印ＩＩの方向から見たときの矢視図である。
図２の積層セラミックコンデンサを矢印ＩＩＩの方向から見たときの矢視図である。
図２の積層セラミックコンデンサを矢印ＩＶの方向から見たときの矢視図である。
図１に対応する図であり、積層セラミックコンデンサの内部の構造を説明するための仮想的な斜視図。
図５の積層セラミックコンデンサのＶＩ－ＶＩ線に沿った断面図である。
外装材に覆われる前であって、金属端子が取り付けられる前の、第１の積層セラミックコンデンサ本体の外観を示す外観斜視図である。
図７の第１の積層セラミックコンデンサ本体のＶＩＩＩ－ＶＩＩＩ線に沿った断面図である。
図８の第１の積層セラミックコンデンサ本体のＩＸ－ＩＸ線に沿った断面図である。
図８の第１の積層セラミックコンデンサ本体のＸ－Ｘ線に沿った断面図である。
外装材に覆われる前であって、金属端子が取り付けられる前の、第２の積層セラミックコンデンサ本体の外観を示す外観斜視図である。
図１１の第２の積層セラミックコンデンサ本体のＸＩＩ－ＸＩＩ線に沿った断面図である。
本実施形態の積層セラミックコンデンサが実装基板に実装された実装構造を示す外観斜視図である。
第１の接合材の表面の拡大図であって、空隙率が２０％の場合を示す図。
第１の接合材の表面の拡大図であって、空隙率が５０％の場合を示す図。
本実施形態の積層セラミックコンデンサの第１の変形例を示す仮想的な斜視図である。
図１６の積層セラミックコンデンサを矢印ＸＩＶ方向から見たときの仮想的な矢視図である。
図１６の積層セラミックコンデンサを矢印ＸＶ方向から見たときの仮想的な矢視図である。
図１６の積層セラミックコンデンサを矢印ＸＶＩ方向から見たときの仮想的な矢視図である。
本実施形態の積層セラミックコンデンサの第２の変形例を示す仮想的な斜視図である。
図２０の積層セラミックコンデンサを矢印ＸＶＩＩ方向から見たときの仮想的な矢視図である。
図２０の積層セラミックコンデンサを矢印ＸＶＩＩＩ方向から見たときの仮想的な矢視図である。
図２０の積層セラミックコンデンサを矢印ＸＩＸ方向から見たときの仮想的な矢視図である。
本実施形態の積層セラミックコンデンサの第３の変形例を示す仮想的な斜視図である。
図２４の積層セラミックコンデンサを矢印ＸＸ方向から見たときの仮想的な矢視図である。
図２４の積層セラミックコンデンサを矢印ＸＸＩ方向から見たときの仮想的な矢視図である。
図２４の積層セラミックコンデンサを矢印ＸＸＩＩ方向から見たときの仮想的な矢視図である。
本実施形態の積層セラミックコンデンサの第４の変形例を示す仮想的な斜視図である。
図２８の積層セラミックコンデンサを矢印ＸＸＩＩＩ方向から見たときの仮想的な矢視図である。
図２８の積層セラミックコンデンサを矢印ＸＸＩＶ方向から見たときの仮想的な矢視図である。
図２８の積層セラミックコンデンサを矢印ＸＸＶ方向から見たときの仮想的な矢視図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態に係る積層セラミックコンデンサ１について説明する。図１は、積層セラミックコンデンサ１の外観斜視図である。図２は図１の積層セラミックコンデンサ１を矢印ＩＩの方向から見たときの矢視図である。図３は図２の積層セラミックコンデンサ１を矢印ＩＩＩの方向から見たときの矢視図である。図４は図２の積層セラミックコンデンサ１を矢印ＩＶの方向から見たときの矢視図である。図５は、図１に対応する図であり、積層セラミックコンデンサ１の内部の構造を説明するための仮想的な斜視図である。図６は、図５の積層セラミックコンデンサ１のＶＩ－ＶＩ線に沿った断面図である。
【００１０】
積層セラミック電子部品としての積層セラミックコンデンサ１は、積層セラミック電子部品本体としての第１の積層セラミックコンデンサ本体２および第２の積層セラミックコンデンサ本体２００と、金属端子１００と、外装材３と、接合材５と、を有する。以下において、第１の積層セラミックコンデンサ本体２と第２の積層セラミックコンデンサ本体２００とは、「各積層セラミックコンデンサ本体２，２００」ということがある。積層セラミックコンデンサ本体２，２００は、外装材３によって覆われているため、図１～図４には図示されていない。図５および図６に、各積層セラミックコンデンサ本体２，２００が示されている。
（【００１１】以降は省略されています）

関連特許