特許ウォッチ

公開番号2024085731
公報種別公開特許公報(A)
公開日2024-06-27
出願番号2022200418
出願日2022-12-15
発明の名称半導体装置
出願人ローム株式会社
代理人個人
主分類H01L 21/60 20060101AFI20240620BHJP(基本的電気素子)
要約【課題】フリップチップ実装の不具合をより適切に検出することが可能な半導体装置を提供すること。
【解決手段】半導体装置A1は、複数の電極4を有する半導体素子1と、複数の電極4が複数の導電接合材91によって接合された支持体2と、を備え、支持体2は、第1導電部71および第2導電部72を有し、複数の電極4は、第1電極41～第4電極44と、第1検出電極4aおよび第2検出電極4bと、を含み、半導体素子1は、第1配線部51、第2配線部52および第3配線部53をさらに有し、第1検出電極4aと第2検出電極4bとの間に、第1配線部51、第1電極41、第1導電部71、第2電極42、第2配線部52、第3電極43、第2導電部72、第4電極44および第3配線部53の順に含まれた導通経路が構成されている。
【選択図】図1
特許請求の範囲【請求項１】
複数の電極を有する半導体素子と、
前記複数の電極が複数の導電接合材によって接合された支持体と、を備え、
前記支持体は、第１導電部および第２導電部を有し、
前記複数の電極は、前記第１導電部に導通接合された第１電極および第２電極と、前記第２導電部に導通接合された第３電極および第４電極と、第１検出電極および第２検出電極と、を含み、
前記半導体素子は、第１配線部、第２配線部および第３配線部をさらに有し、
前記第１配線部は、前記第１電極と前記第１検出電極との間に電気的に介在しており、
前記第２配線部は、前記第２電極と前記第３電極との間に電気的に介在しており、
前記第３配線部は、前記第４電極と前記第２検出電極との間に電気的に介在しており、
前記第１検出電極と前記第２検出電極との間に、前記第１配線部、前記第１電極、前記第１導電部、前記第２電極、前記第２配線部、前記第３電極、前記第２導電部、前記第４電極および前記第３配線部の順に含まれた導通経路が構成されている、半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記半導体素子は、前記導通経路の導通を開閉するスイッチ部をさらに備える、請求項１に記載の半導体装置。
【請求項３】
前記半導体素子は、互いに平行な第１辺および第２辺と、互いに平行な第３辺および第４辺と、を有する矩形状である、請求項２に記載の半導体装置。
【請求項４】
前記第１導電部と前記第２導電部とは、前記半導体素子の中心を通り且つ第１方向に延びる第１中心線を挟んで互いに反対側に配置されている、請求項３に記載の半導体装置。
【請求項５】
前記第１電極および前記第２電極は、前記第１辺に沿って配置されており、
前記第３電極および前記第４電極は、前記第２辺に沿って配置されている、請求項４に記載の半導体装置。
【請求項６】
前記第１配線部および前記第２配線部は、前記第１導電部および前記第２導電部よりも長い、請求項４または５に記載の半導体装置。
【請求項７】
前記支持体は、第３導電部および第４導電部をさらに有し、
前記半導体素子は、第４配線部および第５配線部をさらに有し、
前記複数の電極は、前記第３導電部に導通接合された第５電極および第６電極と、前記第４導電部に導通接合された第７電極および第８電極と、をさらに含み、
前記第２配線部は、前記第１電極と前記第５電極との間に電気的に介在しており、
前記第３配線部は、前記第８電極と前記第２検出電極との間に電気的に介在しており、
前記第４配線部は、前記第３電極と前記第６電極との間に電気的に介在しており、
前記第５配線部は、前記第４電極と前記第７電極との間に電気的に介在しており、
前記導通経路は、前記第３導電部および前記第４導電部と、前記第５電極ないし前記第８電極と、前記第４配線部および前記第５配線部と、をさらに含む、請求項４ないし６のいずれかに記載の半導体装置。
【請求項８】
前記第３導電部と前記第４導電部とは、前記半導体素子の中心を通り且つ前記第１方向と直交する第２方向に延びる第２中心線を挟んで互いに反対側に配置されている、請求項７に記載の半導体装置。
【請求項９】
前記第５電極および前記第６電極は、前記第３辺に沿って配置されており、
前記第７電極および前記第８電極は、前記第２辺に沿って配置されている、請求項８に記載の半導体装置。
【請求項１０】
前記第４配線部および前記第５配線部は、前記第３導電部および前記第４導電部よりも長い、請求項８または９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
支持体にフリップチップ実装された半導体素子を備える半導体装置が、種々に提案されている。特許文献１には、従来の半導体装置の一例が開示されている。同文献に開示された半導体装置は、複数のリードによって構成された支持体に、半導体素子が複数のはんだによってフリップチップ実装されている。複数のはんだは、半導体素子の複数の電極と複数のリードとを、導通接合している。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－６３９７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体素子をフリップチップ実装する際に、半導体素子に傾きが生じると、いずれかの電極といずれかのリードとが十分に接合されないおそれがある。この場合、半導体装置の機能が損なわれるという問題がある。
【０００５】
本発明は、上記した事情のもとで考え出されたものであって、フリップチップ実装の不具合をより適切に検出することが可能な半導体装置を提供することをその課題とする。
【課題を解決するための手段】
【０００６】
本発明によって提供される半導体装置は、複数の電極を有する半導体素子と、前記複数の電極が複数の導電接合材によって接合された支持体と、を備え、前記支持体は、第１導電部および第２導電部を有し、前記複数の電極は、前記第１導電部に導通接合された第１電極および第２電極と、前記第２導電部に導通接合された第３電極および第４電極と、第１検出電極および第２検出電極と、を含み、前記半導体素子は、第１配線部、第２配線部および第３配線部をさらに有し、前記第１配線部は、前記第１電極と前記第１検出電極との間に電気的に介在しており、前記第２配線部は、前記第２電極と前記第３電極との間に電気的に介在しており、前記第３配線部は、前記第４電極と前記第２検出電極との間に電気的に介在しており、前記第１検出電極と前記第２検出電極との間に、前記第１配線部、前記第１電極、前記第１導電部、前記第２電極、前記第２配線部、前記第３電極、前記第２導電部、前記第４電極および前記第３配線部の順に含まれた導通経路が構成されている。
【発明の効果】
【０００７】
本開示によれば、フリップチップ実装の不具合をより適切に検出することができる。
【０００８】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【０００９】
図１は、本開示の第１実施形態に係る半導体装置を示す平面図である。
図２は、図１の図ＩＩ－ＩＩ線に沿う断面図である。
図３は、図１の図ＩＩＩ－ＩＩＩ線に沿う部分拡大断面図である。
図４は、図１の図ＩＶ－ＩＶ線に沿う部分拡大断面図である。
図５は、図１の図Ｖ－Ｖ線に沿う部分拡大断面図である。
図６は、図１の図ＶＩ－ＶＩ線に沿う部分拡大断面図である。
図７は、図１の図ＶＩＩ－ＶＩＩ線に沿う部分拡大断面図である。
図８は、図１の図ＶＩＩＩ－ＶＩＩＩ線に沿う部分拡大断面図である。
図９は、半導体素子が傾いた場合の図１の図ＩＩ－ＩＩ線に沿う断面図である。
図１０は、本開示の第１実施形態に係る半導体装置の第１変形例を示す部分拡大断面図である。
図１１は、本開示の第１実施形態に係る半導体装置の第１変形例を示す部分拡大断面図である。
図１２は、本開示の第２実施形態に係る半導体装置を示す平面図である。
図１３は、本開示の第３実施形態に係る半導体装置を示す平面図である。
図１４は、本開示の第４実施形態に係る半導体装置を示す平面図である。
図１５は、本開示の第５実施形態に係る半導体装置を示す平面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
（【００１１】以降は省略されています）

関連特許