特許ウォッチ

公開番号2024081093
公報種別公開特許公報(A)
公開日2024-06-17
出願番号2022203739
出願日2022-12-05
発明の名称集積回路
出願人個人
代理人
主分類H01L 21/82 20060101AFI20240610BHJP(基本的電気素子)
要約【課題】[0029]
複数の異なる入力信号が必要になるNOR,NAND論理などのトランジスタの直列、並列接続必要な基本論理回路を同一平面上の同じ位置に縦方向に積層したチャネル部分の導電型が同じ複数の横型FETで実現する手段は現時点では提案されていない。
【解決手段】[0030]
同一平面上の同じ位置に縦方向に積層したチャネル部分の導電型が同じ複数の横型FETにおいて、前記複数個の横型FETのゲート信号電極を絶縁膜を介して縦方向に積層して実現することにより実現した。その結果、従来方式と比較してパターン面積を縮小することにより、従来は実現できなかった縦方向に積層されたゲートオールアラウンド型トランジスタを用いた集積回路を高速化、低コスト化することが可能になる。
【選択図】図1
特許請求の範囲【請求項１】
同一平面上の同じ位置に縦方向に積層したチャネル部分の導電型が同じ複数の横型ＦＥＴにおいて、前記複数個の横型ＦＥＴのゲート信号電極を絶縁膜を介して縦方向に積層して実現することを特徴とするものを多数集積することを特徴とする集積回路。
続きを表示（約 200 文字）【請求項２】
前記請求項１記載の集積回路において、前記横型ＦＥＴとして４側面をチャネルに用いるゲートアラウンド型を１個もしくは縦か横に積層した複数個を用いる事を特徴とする特許請求項第１項記載の集積回路。
【請求項３】
前記請求項１ないし２記載の集積回路において、前記複数の横型ＦＥＴは直列もしくは並列に接続されている事を特徴とする特許請求項第１項ないし第２項記載の集積回路。

発明の詳細な説明【技術分野】
【０００１】
ゲートオールアラウンド型トランジスタを用いた集積回路に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
ＬＳＩは過去ムーアの法則にしたがって平面型トランジスタの微細化が進み、大容量化、低コスト化、高速化、低消費電力化が着実に進められてきた。
【０００３】
その結果ロジックＬＳＩの代表であるＭＰＵでは１０億個以上の平面型トランジスタを用いたＧＨｚ動作が実現され、メモリＬＳＩの中で最も大容量化が進んだ平面型トランジスタを用いたＮＡＮＤ型フラッシュメモリでは６４Ｇｂｉｔまで大容量化が進められている（文献１）。
【０００４】
しかしながらこの平面型トランジスタの微細化もショートチャネル効果等のため近年限界に近付いている。
【０００５】
この問題を解決するため、ショートチャネル効果に強い３次元型トランジスタが開発された。その代表例がＦｉｎＦＥＴである。
【０００６】
ＦｉｎＦＥＴは平面トランジスタの１側面ではなく、３側面をチャネルに使用できるため、ショートチャネル効果に強く微細化できる特徴が有る。近年ＦｉｎＦＥＴよりも更にショートチャネル効果を制御できる４側面をチャネルに使用できるゲートアラウンド型トランジスタ（以後ＧＡＡと略す）や、ＧＡＡを縦方向に複数個積層してＧＡＡ以上に高速化に適したＭＢＣＦＥＴ（ＭｕｌｔｉＢｒｉｄｇｅＣｈａｎｎｅｌＦＥＴ）などが提案されている。
【０００７】
これらの構造ではトランジスタはソース、チャネル、ドレインが横方向に配置されている（以後横型ＦＥＴもしくは横型ＧＡＡと略す）ため、製造技術の最適化により同一平面上の同じ位置に同一導電型の横型ＦＥＴを比較的容易に縦方向に複数積層することが出来る。これにより高速化だけでなく、平面部でのパターン面積の縮小により低コスト化できる特徴があった。
【０００８】
しかしながらそのゲート電極はチャネル部分の導電型が同じ場合（全てＮ型か全てＰ型）、積層された複数の横型ＦＥＴ間で共通なため、複数の異なる入力信号が必要になるＮＯＲ，ＮＡＮＤ論理などの基本論理回路を同一平面上の同じ位置に縦方向に積層した複数の横型ＦＥＴで実現する事が出来なかった。その結果、従来はそれによる高速化、低コスト化が実現できない問題が有った。
【文献１】
【】
Ｍ．Ｓａｋｏｅｔａｌ，”ＡＬｏｗ－Ｐｏｗｅｒ６４ＧｂＭＬＣＮＡＮＤ－ＦｌａｓｈＭｅｍｏｒｙｉｎ１５ｎｍＣＭＯＳＴｅｃｈｎｏｌｏｇｙ”，ＩＳＳＣＣＤｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，２０１５．
【発明の概要】
【】
【発明が解決しようとしている課題】
【０００９】
複数の異なる入力信号が必要になるＮＯＲ，ＮＡＮＤ論理などの基本論理回路を同一平面上の同じ位置に縦方向に積層したチャネル部分の導電型が同じ複数の横型ＦＥＴで実現する手段は現時点では提案されていない。
【課題を解決するための手段】
【００１０】
同一平面上の同じ位置に縦方向に積層したチャネル部分の導電型が同じ複数の横型ＦＥＴにおいて、前記複数個の横型ＦＥＴのゲート信号電極を絶縁膜を介して縦方向に積層して実現することにより実現した。
【発明の効果】
（【００１１】以降は省略されています）

関連特許