特許ウォッチ

公開番号2024075884
公報種別公開特許公報(A)
公開日2024-06-05
出願番号2022187126
出願日2022-11-24
発明の名称半導体装置
出願人三菱電機株式会社
代理人個人,個人
主分類H01L 29/78 20060101AFI20240529BHJP(基本的電気素子)
要約【課題】埋め込み電極を安定してエミッタ電位に接続できる半導体装置を提供する。
【解決手段】本開示に係る半導体装置は、n型の第1の半導体層、その上の第n型の第2の半導体層、その上のp型の第3の半導体層、第3の半導体層の上層部のn型の第4の半導体層を有する半導体基板と、第4～第2の半導体層を貫通して第1の半導体層内に達する複数の第1のトレンチゲートと、複数第1のトレンチゲートを覆う層間絶縁膜と、第4の半導体層に接する第1の主電極と、第1の主電極とは反対側に設けられた第2の主電極と、を備え、複数の第1のトレンチゲートは、下部側の第1のゲート電極と、上部側の第2のゲート電極とを有して2段構造をなし、複数の第1のトレンチゲートは、主電流が流れる活性領域の中央部に設けられた電極引き出し領域において切断され、当該部分において第1のゲート電極と接続される第1の電極引き出し部で第1の主電極に接続される。
【選択図】図3
特許請求の範囲【請求項１】
第１導電型の第１の半導体層、
前記第１の半導体層上の第１導電型の第２の半導体層、
前記第２の半導体層上の第２導電型の第３の半導体層、
および前記第３の半導体層の上層部に設けられた第１導電型の第４の半導体層を少なくとも有する半導体基板と、
前記４の半導体層、前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層内に達する複数の第１のトレンチゲートと、
前記複数の第１のトレンチゲートのそれぞれを覆う層間絶縁膜と、
前記第４の半導体層に接する第１の主電極と、
前記第１の主電極とは前記半導体基板の厚み方向反対側に設けられた第２の主電極と、を備え、
前記複数の第１のトレンチゲートのそれぞれは、
前記第２の主電極側となる下部側に設けられた第１のゲート電極と、
前記第１の主電極側となる上部側に設けられた第２のゲート電極とを有して２段構造をなし、
その内面および前記第１のゲート電極の上面は第１のゲート絶縁膜によって覆われ、
前記複数の第１のトレンチゲートは、
主電流が流れる活性領域に長手方向が平行するように互いに間隔を開けて配置され、
前記第２のゲート電極は、
前記複数の第１のトレンチゲートの前記長手方向の両端において、前記活性領域の外周に沿って設けられた配線領域に接続されると共に、前記活性領域の中央部に設けられた電極引き出し領域において切断され、切断された部分において前記第１のゲート電極と接続される第１の電極引き出し部を有し、
前記第１のゲート電極は、
前記第１の電極引き出し部において、前記層間絶縁膜を貫通して設けられた第１のコンタクトを介して前記第１の主電極に電気的に接続され、
前記電極引き出し領域は、
平面視において、前記複数の第１のトレンチゲートのうち、対向する第１のトレンチゲートの間を繋ぐように設けられ、前記対向する第１のトレンチゲートに直交するゲート交差トレンチゲートを有し、
前記ゲート交差トレンチゲートは、
前記複数の第１のトレンチゲートと同じ断面構造を有する、半導体装置。
続きを表示（約 3,300 文字）【請求項２】
前記第１の電極引き出し部は、
前記複数の第１のトレンチゲートのうち、一部の第１のトレンチゲートにおいて設けられる、請求項１記載の半導体装置。
【請求項３】
前記第４の半導体層、前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層内に達する第２のトレンチゲートをさらに備え、
前記第２のトレンチゲートは、
トレンチの内面を覆う第２のゲート絶縁膜と、
前記第２のゲート絶縁膜に接する第３のゲート電極と、を有して前記層間絶縁膜で覆われ、
前記複数の第１のトレンチゲートの何れかと平行するように間隔を開けて配置され、前記活性領域の中央部に設けられた前記電極引き出し領域において、前記層間絶縁膜を貫通して設けられた第２のコンタクトを介して前記第１の主電極に電気的に接続される第２の電極引き出し部を有する、請求項１記載の半導体装置。
【請求項４】
第１導電型の第１の半導体層、
前記第１の半導体層上の第１導電型の第２の半導体層、
前記第２の半導体層上の第２導電型の第３の半導体層、
および前記第３の半導体層の上層部に設けられた第１導電型の第４の半導体層を少なくとも有する半導体基板と、
前記４の半導体層、前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層内に達する複数の第１のトレンチゲートおよび第２のトレンチゲートと、
前記複数の第１のトレンチゲートおよび前記第２のトレンチゲートのそれぞれを覆う層間絶縁膜と、
前記第４の半導体層に接する第１の主電極と、
前記第１の主電極とは前記半導体基板の厚み方向反対側に設けられた第２の主電極と、を備え、
前記複数の第１のトレンチゲートのそれぞれは、
前記第２の主電極側となる下部側に設けられた第１のゲート電極と、
前記第１の主電極側となる上部側に設けられた第２のゲート電極とを有して２段構造をなし、
その内面および前記第１のゲート電極の上面は第１のゲート絶縁膜によって覆われ、
前記第１のゲート電極は、前記第１の主電極に電気的に接続され、
前記複数の第１のトレンチゲートは、
主電流が流れる活性領域に長手方向が平行するように互いに間隔を開けて配置され、
前記第２のゲート電極は、
前記活性領域の中央部に設けられた電極引き出し領域を通って前記複数の第１のトレンチゲートの前記長手方向の両端において、前記活性領域の外周に沿って設けられた配線領域に接続され、
前記電極引き出し領域は、
平面視において、前記複数の第１のトレンチゲートに直交するように設けられたゲート交差トレンチゲートを有し、
前記ゲート交差トレンチゲートは、
前記複数の第１のトレンチゲートと同じ断面構造を有し、
前記第２のトレンチゲートは、
トレンチの内面を覆う第２のゲート絶縁膜と、
前記第２のゲート絶縁膜に接する第３のゲート電極と、を有し、
前記複数の第１のトレンチゲートの何れかと平行して間隔を開けて配置され、前記電極引き出し領域において、前記層間絶縁膜を貫通して設けられたコンタクトを介して前記第１の主電極に電気的に接続される電極引き出し部を有する、半導体装置。
【請求項５】
第１導電型の第１の半導体層、
前記第１の半導体層上の第１導電型の第２の半導体層、
前記第２の半導体層上の第２導電型の第３の半導体層、
および前記第３の半導体層の上層部に設けられた第１導電型の第４の半導体層を少なくとも有する半導体基板と、
前記４の半導体層、前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層内に達する複数の第１のトレンチゲートと、
前記複数の第１のトレンチゲートのそれぞれを覆う層間絶縁膜と、
前記第４の半導体層に接する第１の主電極と、
前記第１の主電極とは前記半導体基板の厚み方向反対側に設けられた第２の主電極と、を備え、
前記複数の第１のトレンチゲートのそれぞれは、
前記第２の主電極側となる下部側に設けられた第１のゲート電極と、
前記第１の主電極側となる上部側に設けられた第２のゲート電極とを有して２段構造をなし、
その内面および前記第１のゲート電極の上面は第１のゲート絶縁膜によって覆われ、
前記複数の第１のトレンチゲートは、
主電流が流れる活性領域に長手方向が平行するように互いに間隔を開けて配置され、少なくとも１つが前記活性領域の中央部に設けられた電極引き出し領域において切断され、
前記電極引き出し領域は、
平面視において、切断された第１のトレンチゲートを間に挟んで対向する２つの第１のトレンチゲートの間を繋ぐように設けられ、前記２つの第１のトレンチゲートにそれぞれ直交する２つのゲート交差トレンチゲートと、
前記２つのゲート交差トレンチゲートに平行に設けられ、前記２つの第１のトレンチゲートの間を繋ぐ電極交差トレンチゲートと、を有し、
前記２つのゲート交差トレンチゲートおよび前記電極交差トレンチゲートは前記層間絶縁膜で覆われ、
前記第２のゲート電極は、
前記複数の第１のトレンチゲートの前記長手方向の両端において、前記活性領域の外周に沿って設けられた配線領域に接続され、
前記２つのゲート交差トレンチゲートは、
前記複数の第１のトレンチゲートと同じ断面構造を有し、
前記電極交差トレンチゲートは、
前記４の半導体層、前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層内に達するトレンチの内面を覆う第２のゲート絶縁膜と、前記第２のゲート絶縁膜に接する第３のゲート電極と、
前記層間絶縁膜を貫通して設けられた第１のコンタクトを介して前記第１の主電極と前記第３のゲート電極とを接続する第１の電極引き出し部を有し、
前記第３のゲート電極は、
前記２つの第１のトレンチゲートの前記第１のゲート電極に接続される、半導体装置。
【請求項６】
前記電極引き出し領域は、
前記第４の半導体層と同層に設けられた第２導電型の第５の半導体層と、
前記２つのゲート交差トレンチゲートと前記電極交差トレンチゲートとの間に、前記層間絶縁膜を貫通して前記第１の主電極と前記第５の半導体層とを接続する第２のコンタクトをさらに有する、請求項５記載の半導体装置。
【請求項７】
前記２つのゲート交差トレンチゲートは、
前記長手方向に間隔を開けて前記対向する２つの第１のトレンチゲートの間に配置される、請求項５記載の半導体装置。
【請求項８】
前記電極引き出し領域は、
前記第２、第３および第４の半導体層の代わりに設けられた、前記第４の半導体層と同層の第２導電型の第５の半導体層と、
前記第５の半導体層の下に設けられた第２導電型の第６の半導体層と、有する、請求項５記載の半導体装置。
【請求項９】
前記ゲート交差トレンチゲートと前記電極交差トレンチゲートとの前記長手方向の間隔は、
前記複数の第１のトレンチゲートの配列間隔よりも狭い、請求項５記載の半導体装置。
【請求項１０】
前記電極交差トレンチゲートは、
少なくとも前記第１の電極引き出し部の前記長手方向の長さが、前記複数の第１のトレンチゲートの前記長手方向の長さよりも長い、請求項５記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は半導体装置に関し、特に、スプリットゲート構造を有する半導体装置に関する。
続きを表示（約 3,100 文字）【背景技術】
【０００２】
特許文献１の図２には、スプリットゲート構造を有するＩＧＢＴ（Insulated Gate Bipolar Transistor）が開示されている。また、特許文献１では、図１に示されるようにチップ端部周辺において、Ｕ字形のゲートトレンチ部に設けられたコンタクトホールを介してゲートスプリット部とエミッタ電極とを接続しており、無効領域が大きい。また、Ｕ字形のゲートトレンチ部を構成する２本のアクティブトレンチのうち１本だけにゲートスプリット部とエミッタ電極とを接続するコンタクトホールを設けている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－１４７４３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、Ｕ字形のゲートトレンチ部を構成する２本のアクティブトレンチのうち１本だけにゲートスプリット部とエミッタ電極とを接続するコンタクトホールを設けている。このため、コンタクトホールに形成不良が発生すると、２本のアクティブトレンチにおいて埋め込み電極であるゲートスプリット部がフローティング電位となってしまい、耐圧不良が発生する問題があった。
【０００５】
本開示は上記のような問題を解決するためになされたものであり、埋め込み電極を安定してエミッタ電位に接続できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、第１導電型の第１の半導体層、前記第１の半導体層上の第１導電型の第２の半導体層、前記第２の半導体層上の第２導電型の第３の半導体層、および前記第３の半導体層の上層部に設けられた第１導電型の第４の半導体層を少なくとも有する半導体基板と、前記４の半導体層、前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層内に達する複数の第１のトレンチゲートと、前記複数の第１のトレンチゲートのそれぞれを覆う層間絶縁膜と、前記第４の半導体層に接する第１の主電極と、前記第１の主電極とは前記半導体基板の厚み方向反対側に設けられた第２の主電極と、を備え、前記複数の第１のトレンチゲートのそれぞれは、前記第２の主電極側となる下部側に設けられた第１のゲート電極と、前記第１の主電極側となる上部側に設けられた第２のゲート電極とを有して２段構造をなし、その内面および前記第１のゲート電極の上面は第１のゲート絶縁膜によって覆われ、前記複数の第１のトレンチゲートは、主電流が流れる活性領域に長手方向が平行するように互いに間隔を開けて配置され、前記第２のゲート電極は、前記複数の第１のトレンチゲートの前記長手方向の両端において、前記活性領域の外周に沿って設けられた配線領域に接続されると共に、前記活性領域の中央部に設けられた電極引き出し領域において切断され、切断された部分において前記第１のゲート電極と接続される第１の電極引き出し部を有し、前記第１のゲート電極は、前記第１の電極引き出し部において、前記層間絶縁膜を貫通して設けられた第１のコンタクトを介して前記第１の主電極に電気的に接続され、前記電極引き出し領域は、平面視において、前記複数の第１のトレンチゲートのうち、対向する第１のトレンチゲートの間を繋ぐように設けられ、前記対向する第１のトレンチゲートに直交するゲート交差トレンチゲートを有し、前記ゲート交差トレンチゲートは、前記複数の第１のトレンチゲートと同じ断面構造を有する。
【発明の効果】
【０００７】
本開示に係る半導体装置によれば、ゲート交差トレンチゲートにより、全ての第１のゲート電極が接続されるため、電極引き出し部が１つでも形成されていれば、全ての第１のゲート電極を第１の主電極の電位に安定して接続することができ、耐圧不良を低減することができる。
【図面の簡単な説明】
【０００８】
本開示に係る実施の形態１の逆導通ＩＧＢＴ全体の上面構成の一例を模式的に示す平面図である。
本開示に係る実施の形態１の逆導通ＩＧＢＴ全体の上面構成の他の例を模式的に示す平面図である。
本開示に係る実施の形態１の逆導通ＩＧＢＴの部分平面図である。
本開示に係る実施の形態１の逆導通ＩＧＢＴの部分断面図である。
本開示に係る実施の形態１の逆導通ＩＧＢＴの部分断面図である。
本開示に係る実施の形態１の逆導通ＩＧＢＴの部分平面図である。
本開示に係る実施の形態１の逆導通ＩＧＢＴの部分断面図である。
本開示に係る実施の形態１の逆導通ＩＧＢＴの部分断面図である。
本開示に係る実施の形態１の逆導通ＩＧＢＴの変形例の部分断面図である。
本開示に係る実施の形態１の逆導通ＩＧＢＴの変形例の部分断面図である。
本開示に係る実施の形態２の逆導通ＩＧＢＴの部分平面図である。
本開示に係る実施の形態２の逆導通ＩＧＢＴの部分断面図である。
本開示に係る実施の形態３の逆導通ＩＧＢＴの部分平面図である。
本開示に係る実施の形態３の逆導通ＩＧＢＴの部分断面図である。
本開示に係る実施の形態４の逆導通ＩＧＢＴの部分平面図である。
本開示に係る実施の形態４の逆導通ＩＧＢＴの部分断面図である。
本開示に係る実施の形態５の逆導通ＩＧＢＴの部分平面図である。
本開示に係る実施の形態６の逆導通ＩＧＢＴの部分平面図である。
本開示に係る実施の形態６の逆導通ＩＧＢＴの部分断面図である。
本開示に係る実施の形態７の逆導通ＩＧＢＴの部分平面図である。
本開示に係る実施の形態７の逆導通ＩＧＢＴの部分断面図である。
本開示に係る実施の形態７の逆導通ＩＧＢＴの部分断面図である。
本開示に係る実施の形態８の逆導通ＩＧＢＴの部分平面図である。
本開示に係る実施の形態９の逆導通ＩＧＢＴの部分平面図である。
本開示に係る実施の形態９の逆導通ＩＧＢＴの部分断面図である。
本開示に係る実施の形態１０の逆導通ＩＧＢＴの部分平面図である。
本開示に係る実施の形態１０の逆導通ＩＧＢＴの部分断面図である。
【発明を実施するための形態】
【０００９】
＜はじめに＞
以下の説明において、ｎ型およびｐ型は半導体の導電型を示し、本開示においては、第１導電型をｎ型、第２導電型をｐ型として説明するが、第１導電型をｐ型、第２導電型をｎ型としてもよい。また、ｎ
－
型は不純物濃度がｎ型よりも低濃度であることを示し、ｎ
＋
型は不純物濃度がｎ型よりも高濃度であることを示す。同様に、ｐ
－
型は不純物濃度がｐ型よりも低濃度であることを示し、ｐ
＋
型は不純物濃度がｐ型よりも高濃度であることを示す。
【００１０】
また、「上」、「下」、「側」、「おもて」および「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
（【００１１】以降は省略されています）

関連特許