特許ウォッチ

公開番号2024080210
公報種別公開特許公報(A)
公開日2024-06-13
出願番号2022193212
出願日2022-12-02
発明の名称半導体装置
出願人三菱電機株式会社
代理人個人,個人
主分類H01L 21/60 20060101AFI20240606BHJP(基本的電気素子)
要約【課題】半導体装置のサイズを低減可能な技術を提供することを目的とする。
【解決手段】半導体装置は、平面視にて長辺が第1半導体スイッチング素子と対向する矩形状を有し、平面視における面積が第1半導体スイッチング素子よりも小さく、ワイドバンドギャップ半導体から構成された第2半導体スイッチング素子と、第1半導体スイッチング素子と第2半導体スイッチング素子とを接続し、直径が40μm以下であり、銀または金から構成された複数の第1ワイヤとを備える。
【選択図】図1
特許請求の範囲【請求項１】
シリコンから構成された第１半導体スイッチング素子と、
平面視にて長辺が前記第１半導体スイッチング素子と対向する矩形状を有し、平面視における面積が前記第１半導体スイッチング素子よりも小さく、ワイドバンドギャップ半導体から構成された第２半導体スイッチング素子と、
前記第１半導体スイッチング素子と前記第２半導体スイッチング素子とを接続し、直径が４０μｍ以下であり、銀または金から構成された複数の第１ワイヤと
を備える、半導体装置。
続きを表示（約 1,300 文字）【請求項２】
請求項１に記載の半導体装置であって、
平面視において、前記第２半導体スイッチング素子の長手方向は、前記複数の第１ワイヤの延在方向と垂直である、半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置であって、
前記複数の第１ワイヤの、前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子との接続点は、前記複数の第１ワイヤの配列方向に沿って互い違いに設けられている、半導体装置。
【請求項４】
請求項１または請求項２に記載の半導体装置であって、
前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子を制御する制御チップと、
樹脂ゲート跡を有し、前記第１半導体スイッチング素子、前記第２半導体スイッチング素子、及び、前記制御チップを覆う封止樹脂と
をさらに備え、
前記複数の第１ワイヤのループの高さは、前記樹脂ゲート跡から遠くなる順で高くなる、半導体装置。
【請求項５】
請求項１または請求項２に記載の半導体装置であって、
前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子を制御する制御チップをさらに備え、
平面視において、前記制御チップは、前記第２半導体スイッチング素子に関して前記第１半導体スイッチング素子と逆側に設けられている、半導体装置。
【請求項６】
請求項１または請求項２に記載の半導体装置であって、
前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子が搭載された第１リードフレームと、
第２リードフレームと、
前記第１リードフレームに搭載された前記第１半導体スイッチング素子と、前記第２リードフレームとを接続する、直径が４０μｍ以下である複数の第２ワイヤと
をさらに備える、半導体装置。
【請求項７】
請求項１または請求項２に記載の半導体装置であって、
前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子が搭載された第１リードフレームと、
第２リードフレームと、
前記第１リードフレームに搭載された前記第１半導体スイッチング素子と前記第２リードフレームとの間と、前記第１半導体スイッチング素子と前記第２半導体スイッチング素子との間との少なくともいずれか１つを接続し、直径が前記第１ワイヤよりも大きい第３ワイヤと
をさらに備える、半導体装置。
【請求項８】
請求項１または請求項２に記載の半導体装置であって、
前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子を制御する制御チップと、
前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子のそれぞれと、前記制御チップとを接続し、前記第１半導体スイッチング素子と前記第２半導体スイッチング素子とが配列された方向と垂直方向に延在する第４ワイヤと
をさらに備える、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
近年、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のエミッタ端子と、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のソース端子との間をワイヤで接続する技術が提案されている（例えば特許文献１）。なお、ＩＧＢＴ及びＭＯＳＦＥＴなどのパワーチップ同士の間は、電流密度の観点から、直径が２００～４００μｍであり、アルミニウムから構成された太ワイヤで接続されることが一般的である。
【先行技術文献】
【特許文献】
【０００３】
特開２０１４－１３０９０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、例えば、太ワイヤのボンディングで一般的に用いられるウェッジボンディング手法では、ｍｍオーダーのボンディング面積が必要になる。このように、太ワイヤのボンディング面積が比較的大きいため、半導体装置のサイズを低減できないという問題があった。
【０００５】
そこで、本開示は、上記のような問題点に鑑みてなされたものであり、半導体装置のサイズを低減可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、シリコンから構成された第１半導体スイッチング素子と、平面視にて長辺が前記第１半導体スイッチング素子と対向する矩形状を有し、平面視における面積が前記第１半導体スイッチング素子よりも小さく、ワイドバンドギャップ半導体から構成された第２半導体スイッチング素子と、前記第１半導体スイッチング素子と前記第２半導体スイッチング素子とを接続し、直径が４０μｍ以下であり、銀または金から構成された複数の第１ワイヤとを備える。
【発明の効果】
【０００７】
本開示によれば、第２半導体スイッチング素子は、平面視にて長辺が第１半導体スイッチング素子と対向する矩形状を有する。また、直径が４０μｍ以下であり、銀または金から構成された複数のチップワイヤは、第１半導体スイッチング素子と第２半導体スイッチング素子とを接続する。このような構成によれば、半導体装置のサイズを低減することができる。
【図面の簡単な説明】
【０００８】
本実施の形態１に係る半導体装置の構成を示す平面図である。
本実施の形態１に係る半導体装置の構成の一部を示す拡大平面図である。
変形例１に係る半導体装置の構成の一部を示す拡大平面図である。
変形例２に係る半導体装置の構成の一部を示す側面図である。
変形例３に係る半導体装置の構成の一部を示す拡大平面図である。
変形例３に係る半導体装置の構成の一部を示す拡大平面図である。
変形例３に係る半導体装置の構成の一部を示す拡大平面図である。
変形例３に係る半導体装置の構成の一部を示す拡大平面図である。
変形例４に係る半導体装置の構成の一部を示す拡大平面図である。
【発明を実施するための形態】
【０００９】
以下、添付される図面を参照しながら実施の形態について説明する。以下の各実施の形態で説明される特徴は例示であり、すべての特徴は必ずしも必須ではない。また、以下に示される説明では、複数の実施の形態において同様の構成要素には同じまたは類似する符号を付し、異なる構成要素について主に説明する。また、以下に記載される説明において、「上」、「下」、「左」、「右」、「表」または「裏」などの特定の位置及び方向は、実際の実施時の位置及び方向とは必ず一致しなくてもよい。
【００１０】
＜実施の形態１＞
図１は、本実施の形態１に係る半導体装置の構成を示す平面図であり、図２は、図１の構成の一部を示す拡大平面図である。図１の半導体装置は、第１半導体スイッチング素子１と、第２半導体スイッチング素子２と、複数のチップワイヤ３と、リードフレーム４ａ，４ｂ，４ｃと、リードワイヤ５と、ゲートワイヤ６と、制御チップ７と、封止樹脂８とを備える。
（【００１１】以降は省略されています）

関連特許