特許ウォッチ

公開番号2024087967
公報種別公開特許公報(A)
公開日2024-07-02
出願番号2022202893
出願日2022-12-20
発明の名称半導体装置
出願人サンケン電気株式会社
代理人個人,個人
主分類H01L 29/78 20060101AFI20240625BHJP(基本的電気素子)
要約【課題】パワーMOSFETと同一の半導体基板に形成されたフリーホイールダイオードによってパワーMOSFETの保護を十分に行う。
【解決手段】トレンチ10A、10Bに関わる構造は、MOSFETとして機能する。トレンチ10C側においても、ゲート酸化膜14D、第2ゲート電極15Bが設けられている。ゲート酸化膜14Dはゲート酸化膜14Aよりも薄く形成されている。トレンチ10Cの上には、第2ゲート制御用電極19が形成され、第2ゲート電極15Bと第2ゲート制御用電極19は接続され、第2ゲート制御用電極19とソース電極18とは、抵抗素子Rを介して接続される。ソース電位がドレイン電位よりも高い場合に、トレンチ10Cで形成される疑似的なMOSFETはオンとなり、第2ゲート電位の絶対値はソース電位よりも小さくなり、フリーホイールダイオードの耐圧を高めることができる。
【選択図】図1
特許請求の範囲【請求項１】
第１の導電型をもつ半導体材料で構成された第１の半導体層と、前記第１の導電型と逆の第２の導電型をもち前記第１の半導体層の上に形成された第２の半導体層と、を具備し、表面側から前記第２の半導体層を貫通し前記第１の半導体層に達するように掘下げられた第１の溝が設けられ、表面側において前記第１の溝と接するように部分的に前記第１の溝の延伸方向に沿って形成された前記第１の導電型をもつ第１ソース領域が形成された半導体基板が用いられ、
前記半導体基板の表面側において、前記第２の半導体層及び前記第１ソース領域と接続され金属で構成された第１主電極と、
前記半導体基板の裏面側において前記第１の半導体層と接続された第２主電極と、
前記第１の溝内において第１ゲート絶縁膜を挟んで前記第１の溝の内面と対向する第１ゲート電極と、
を具備し、
前記第１主電極と前記第２主電極との間を流れる電流が、前記第１ゲート電極の電位によって制御される半導体装置であって、
前記半導体基板において前記第１の溝から離間した箇所に表面側から掘下げられた第２の溝と、
表面側において前記第２の溝と接するように部分的に前記第２の溝の延伸方向に沿って形成された前記第１の導電型をもつ第２ソース領域と、
前記半導体基板の表面側において前記第２の半導体層及び前記第２ソース領域と接続され金属で構成され、かつ前記第１主電極とは分離された第２ゲート制御用電極と、
前記第２の溝内において前記第１ゲート絶縁膜よりも薄い第２ゲート絶縁膜を挟んで前記第２の溝の内面と対向する第２ゲート電極と、
を具備し、
前記第２ゲート制御用電極は、前記第２ゲート電極と接続され、かつ抵抗素子を介して前記第１主電極と接続されたことを特徴とする半導体装置。
続きを表示（約 530 文字）【請求項２】
前記第１主電極は、平面視において前記第１の溝の延伸方向において前記第１ソース領域の一部のみと接触し、前記抵抗素子は、前記第１ソース領域における前記第１主電極と接触しない領域を用いて形成された、
又は
前記第２ゲート制御用電極は、平面視において前記第２の溝の延伸方向において前記第２ソース領域の一部のみと接触し、前記抵抗素子は、前記第２ソース領域における前記第２ゲート制御用電極と接触しない領域を用いて形成された、
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基板の厚さ方向において、
前記第１の半導体層と前記第２の半導体層の間に、前記第１の導電型をもち前記第１の半導体層よりも不純物濃度が低く、かつ前記第１の半導体層よりも薄い第３の半導体層が挿入されたことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１の溝において、前記第１の半導体層、前記第２の半導体層、及び前記第１ゲート電極と絶縁され前記第１主電極と電気的に接続されたシールド電極が、前記第１ゲート電極の下側に設けられたことを特徴とする請求項１又は２に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体基板の表面に形成されたトレンチ（溝）内に制御電極が設けられた半導体装置の構造に関する。
続きを表示（約 3,300 文字）【背景技術】
【０００２】
半導体基板の表面側と裏面側との間の電流のオン・オフがゲート電極の電位で制御される半導体装置（パワー半導体素子：パワーＭＯＳＦＥＴ、ＩＧＢＴ等）が用いられている。こうした半導体装置においては、ゲート電極（制御電極）の電位によってゲート電極と対向する半導体層に形成されるチャネルが電流の経路となり、チャネルのオン・オフが制御されることによって、電流のオン・オフが制御される。また、半導体基板の表面側にトレンチ（溝）が形成され、ゲート電極がこのトレンチ内に設けられたトレンチ型の素子は、セルの微細化が容易であり、かつオン時の抵抗（オン抵抗）を低減することができるために、特に好ましく用いられている。トレンチ型の素子においては、トレンチの内壁に薄いゲート酸化膜（ゲート絶縁膜）が形成され、トレンチの内壁を構成する半導体層とゲート電極とは、このゲート酸化膜を介して対向し、半導体層におけるこの部分におけるチャネルのオン・オフがゲート電極の電位（ゲート電位）で制御される。
【０００３】
例えば、ｎチャネル型のパワーＭＯＳＦＥＴにおいては、ｎ型のドリフト層の上にｐ型のボディ層が形成され、ボディ層の上側に高濃度のｎ型のソース領域が形成される。トレンチはソース領域及びボディ領域を貫通するように形成され、オン時の電流は、ボディ層に形成されたチャネルを介して、ソース領域とドリフト層の間を流れ、更にドリフト層を厚さ方向に縦断してドレインに流れる。ここで、ボディ層とドリフト層との間にはｐｎ接合が形成されるため、この部分はダイオード（ボディダイオード）として機能する。パワーＭＯＳＦＥＴの通常動作時においては、ソース（ボディ層側の主電極）よりもドレイン（ドリフト層側の主電極）の電位が高くされるために、ボディダイオードは逆バイアスとなり、ボディ層とドリフト層の間のｐｎ接合は導通せず、ボディ層に形成されたチャネルを介してのみ、電流が流れる。このため、ゲート電位によるチャネルのオン・オフの制御によって、ソースとドレインの間に流れる電流のオン・オフを制御することができる。
【０００４】
一方、例えばこうしたパワーＭＯＳＦＥＴの負荷としてコイル等のインダクタを接続し、そのオン・オフの切り替えの制御を行う場合には、パワーＭＯＳＦＥＴがオンからオフ状態となった直後において、過渡的にソースの電位がドレインの電位よりも大幅に高くなる状況が発生しうる。こうした場合に、パワーＭＯＳＦＥＴが過電流によって破壊することを抑制するために、ソース電位がドレイン電位よりも高くなった場合に順バイアスとなるようなダイオード（フリーホイールダイオード）を接続し、こうした場合に電流をフリーホイールダイオードに流してパワーＭＯＳＦＥＴからバイパスさせることが好ましい。前記のような通常動作時には、ドレイン側の電位が高くなるためにフリーホイールダイオードは逆バイアスとなり、フリーホイールダイオードを介して電流は流れず、これによるパワーＭＯＳＦＥＴの動作は影響を受けない。
【０００５】
このようなフリーホイールダイオードの特性（極性）は、上記のボディダイオードと同様であるため、ボディダイオードをフリーホイールダイオードとして用いることもできる。ただし、ボディダイオードはパワーＭＯＳＦＥＴにおけるボディ層とドリフト層によるｐｎ接合で形成され、ボディ層とドリフト層は共にパワーＭＯＳＦＥＴにおける通常のオン・オフ動作に適合するように設定されるため、フリーホイールダイオードとして最適となるようにボディ層とドリフト層を構成することは一般的には困難である。このため、ボディダイオードとは別に、ボディダイオードと同じ極性で同様にダイオードとして機能し、かつよりフリーホイールダイオードとして好ましい特性をもつ部分を同一の半導体基板に設け、ソース電位が高くなった場合には、ボディダイオードとこのダイオードに電流が流れる構成とすることが特に好ましい。
【０００６】
ここで、このようなフリーホイールダイオードとしては、順方向で充分に電流が流せることが好ましいが、一般的に、ダイオードは順方向でも電圧がＶＦ（順方向電圧）以下では、逆方向の場合と同様に僅かな電流しか流れない。ボディダイオードを構成するＳｉのｐｎ接合においては、一般的にはＶＦは０．７Ｖ程度であるのに対して、フリーホイールダイオードとしては、ＶＦがより小さいことが望まれる。
【０００７】
このため、特許文献１には、パワーＭＯＳＦＥＴにおけるボディダイオードとは別に、このようなＶＦが小さなダイオードとして機能する部分をパワーＭＯＳＦＥＴと同一チップ上に形成した半導体装置が記載されている。ここでは、複数のトレンチが形成され、一部のトレンチにパワーＭＯＳＦＥＴが、他のトレンチにこのようなダイオードとして機能する部分が、それぞれ形成される。
【０００８】
図５は、この半導体装置９の構造を示す断面図である。この半導体装置９は、ｎチャネル型のパワーＭＯＳＦＥＴと前記のようなダイオードとして機能する部分が組み合わされており、パワーＭＯＳＦＥＴと、ダイオードとして機能する部分は、共に共通の半導体基板に形成されたトレンチを用いて形成されている。図１において、半導体材料（Ｓｉ）で構成された半導体基板１０において、３つのトレンチ（溝）１０Ａ～１０Ｃが右から順に、表面（上面）側から掘り下げられて形成されており、右側のトレンチ１０Ａ、１０ＢはＭＯＳＦＥＴとして機能し、左側のトレンチ１０Ｃはダイオードとして機能する。図５においては、これらのトレンチの延伸方向に垂直な断面が示されている。
【０００９】
この半導体基板１０においては、ｎ型（第１の導電型）のドリフト層（第１の半導体層）１１の上側に、ｐ型（第２の導電型）のボディ層（第２の半導体層）１２が積層して形成される。トレンチ１０Ａ～１０Ｃは、半導体基板１０の表面側からボディ層１２を貫通し、その底面がドリフト層１１中に来るように形成される。半導体基板１０の表面におけるボディ層１２には、トレンチ１０Ａ～１０Ｃの各々の両側に隣接して、高濃度のｎ型の層（ｎ
＋
層）となるソース領域（第１ソース領域）１３Ａが選択的に形成されている。ボディ層１２は、ドリフト層１１の上にエピタキシャル成長、又はボディ層１２が表面に設けられた状態の半導体基板１０の表面にイオン注入等を行うことによって、形成することができる。ソース領域１３Ａは、ボディ層１２の表面に局所的にイオン注入を行うことによって形成することができる。
【００１０】
図５においては、トレンチ１０Ｂに関わる構成要素のみに符号が設けられており、トレンチ１０Ａに関わる構造はトレンチ１０に関わる構造と同一である。トレンチ１０Ａ、１０Ｂ（第１の溝）は、その内面にゲート酸化膜（第１ゲート絶縁膜）１４Ａが形成された状態で、上側の第１ゲート電極（制御電極）１５Ａ、下側のシールド電極１６によって埋め込まれている。第１ゲート電極１５Ａ、シールド電極１６は、共に導電性の金属材料、あるいは高濃度に不純物が添加された導電性の高い多結晶シリコンで構成されている。また、第１ゲート電極１５Ａは、その側方にソース領域１３、ボディ層１２がありその底面がドリフト層１１がある高さにあるように設定される。シールド電極１６は、第１ゲート電極１５Ａよりも下側でドリフト層１１がある高さに設けられる。第１ゲート電極１５Ａとシールド電極１６の間は、酸化膜１４Ｂによって絶縁されているため、これらの電位は独立とされる。シールド電極１６とドリフト層１１の間は、酸化膜１４Ｃによって絶縁され、かつ、上記の構造により、シールド電極１６とボディ層１２との間も絶縁される。
（【００１１】以降は省略されています）

関連特許