特許ウォッチ

公開番号2024086778
公報種別公開特許公報(A)
公開日2024-06-28
出願番号2024060320,2021201981
出願日2024-04-03,2021-12-13
発明の名称積層セラミックコンデンサ
出願人株式会社村田製作所
代理人個人,個人
主分類H01G 4/30 20060101AFI20240621BHJP(基本的電気素子)
要約【課題】内部電極層の直流抵抗の増加を抑制することができる積層セラミックコンデンサを提供すること。
【解決手段】積層体10と、3つ以上の外部電極40とを有する積層セラミックコンデンサ1であって、第1の内部電極層31は、第1の対向電極部31Mと、第1の引き出し部31Aと、第2の引き出し部31Bとを有し、第1の対向電極部31Mは、第1の中央部領域31MMと、第1の引き出し部31Aと接続される部分である第1の接続部領域31MAと、第2の引き出し部31Bと接続される部分である第2の接続部領域31MBとを有し、誘電体層20に対する第1の接続部領域31MAおよび第2の接続部領域31MBの被覆率は、誘電体層20に対する第1の中央部領域31MMの被覆率よりも高く、誘電体層20に対する第1の引き出し部31Aおよび第2の引き出し部31Bの被覆率は、誘電体層20に対する第1の中央部領域31MMの被覆率よりも高い。
【選択図】図6

特許請求の範囲【請求項１】
積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記積層方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面を有する積層体と、４つの外部電極と、を備えた積層セラミックコンデンサであって、
前記積層体は、誘電体層と、第１の内部電極層と、第２の内部電極層と、を有し、
前記第１の内部電極層は、第１の中央部領域と、第１の接続部領域と、第２の接続部領域と、第１の表面部へ引き出される第１の引き出し部と、第２の表面部へ引き出される第２の引き出し部と、を有し、
前記第２の内部電極層は、第２の中央部領域と、第３の接続部領域と、第４の接続部領域と、第３の表面部へ引き出される第３の引き出し部と、第４の表面部へ引き出される第４の引き出し部と、を有し、
前記誘電体層に対する前記第１の接続部領域の被覆率は、前記誘電体層に対する前記第１の中央部領域の被覆率よりも高く、
前記積層セラミックコンデンサの前記積層方向視での形状が略正方形形状である、積層セラミックコンデンサ。
続きを表示（約 880 文字）【請求項２】
前記誘電体層に対する前記第２の接続部領域の被覆率は、前記誘電体層に対する前記第１の中央部領域の被覆率よりも高い、請求項１に記載の積層セラミックコンデンサ。
【請求項３】
前記誘電体層に対する前記第１の引き出し部の被覆率は、前記誘電体層に対する前記第１の中央部領域の被覆率よりも高い、請求項１または２に記載の積層セラミックコンデンサ。
【請求項４】
前記誘電体層に対する前記第２の引き出し部の被覆率は、前記誘電体層に対する前記第１の中央部領域の被覆率よりも高い、請求項３に記載の積層セラミックコンデンサ。
【請求項５】
前記第１の表面部は、前記第１の側面および前記第１の端面であり、
前記第２の表面部は、前記第２の側面および前記第２の端面である、請求項１～４のいずれか１項に記載の積層セラミックコンデンサ。
【請求項６】
前記第３の表面部は、前記第１の側面および前記第２の端面であり、
前記第４の表面部は、前記第２の側面および前記第１の端面である、請求項５に記載の積層セラミックコンデンサ。
【請求項７】
前記第１の表面部は、前記第１の側面であり、
前記第２の表面部は、前記第２の側面である、
請求項１～４のいずれか１項に記載の積層セラミックコンデンサ。
【請求項８】
前記第３の表面部は、前記第１の側面であり、
前記第４の表面部は、前記第２の側面である、
請求項７に記載の積層セラミックコンデンサ。
【請求項９】
前記誘電体層に対する前記第１の中央部領域の被覆率は、５２％以上である、請求項１～８のいずれか１項に記載の積層セラミックコンデンサ。
【請求項１０】
前記誘電体層に対する前記第１の接続部領域および前記第２の接続部領域の被覆率は７２％以上である、請求項１～９のいずれか１項に記載の積層セラミックコンデンサ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、積層セラミックコンデンサに関する。
続きを表示（約 3,500 文字）【背景技術】
【０００２】
従来、積層セラミックコンデンサが知られている。例えば、高速で動作する集積回路部品に供給される電源電圧を安定化するために用いられるデカップリングコンデンサとして、特許文献１に記載されているような構造を有する積層貫通型セラミックコンデンサが知られている。特許文献１に記載されている積層貫通型セラミックコンデンサは、セラミック基体を備える。セラミック基体の内部には、複数の第１の内部電極および複数の第２の内部電極が積層方向において交互に配置されている。そして、第１の内部電極は、その両端がセラミック基体の長さ方向の両端面に導出され、第２の内部電極は、その両端がセラミック基体の幅方向の両端面に導出されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０００－５８３７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような積層型貫通セラミックコンデンサにおいては、積層型貫通セラミックコンデンサが搭載される電子機器の高性能化に伴い、大容量化が求められている。ここで、大容量化を実現させる手段の一つとして、内部電極の厚みを薄くすることにより、有効部の積層枚数を多くすることが考えられる。しかしながら、内部電極の厚みを薄くした際には、内部電極に用いた金属粉末が誘電体粉末と比較して融点が低い場合、誘電体層を焼結する時に内部電極が液状化し、凝集が進む。この場合、内部電極が複数に分断され、誘電体層に対する内部電極層の被覆率が低下してしまう。これにより、内部電極の金属比率が低くなることによって電流経路の面積が小さくなり、抵抗が高くなるため、直流抵抗（Ｒｄｃ）が増加してしまう。その結果、積層セラミックコンデンサとしての特性が悪化することが考えられる。なお、上記の被覆率の低下の問題が、セラミック基体の端面や側面に引き出されることになる内部電極の引き出し部において生じた場合、内部電極が積層体の端面や側面から十分に露出せず、内部電極と外部電極との接続性が低下してしまう。内部電極層と外部電極との接続性が低下した場合、より顕著に直流抵抗（Ｒｄｃ）が増加してしまう可能性がある。
【０００５】
本発明の目的は、内部電極層の直流抵抗の増加を抑制することができる積層セラミックコンデンサを提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る積層セラミックコンデンサは、複数の積層された誘電体層と、前記誘電体層上に積層された複数の内部電極層とを有し、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記積層方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面を有する積層体と、３つ以上の外部電極と、を有する積層セラミックコンデンサであって、前記複数の内部電極層は、複数の第１の内部電極層と、複数の第２の内部電極層と、を有し、前記第１の内部電極層は、前記誘電体層を介して前記第２の内部電極層と対向する第１の対向電極部と、前記第１の対向電極部から延び前記積層体の第１の表面部に引き出される第１の引き出し部と、前記第１の対向電極部から延び前記積層体の第２の表面部に引き出される第２の引き出し部と、を有し、前記第２の内部電極層は、前記誘電体層を介して前記第１の内部電極層と対向する第２の対向電極部と、前記第２の対向電極部から延び前記積層体の第３の表面部に引き出される第３の引き出し部と、を有し、前記３つ以上の外部電極は、前記第１の引き出し部と接続される第１の外部電極と、前記第２の引き出し部と接続される第２の外部電極と、前記第３の引き出し部に接続される第３の内部電極と、を有し、前記第１の対向電極部は、前記第１の対向電極部の中央部を含む第１の中央部領域と、前記第１の引き出し部と接続される部分であって、前記第１の中央部領域よりも前記誘電体層に対する被覆率が高い領域である第１の接続部領域と、前記第２の引き出し部と接続される部分であって、前記第１の中央部領域よりも前記誘電体層に対する被覆率が高い領域である第２の接続部領域と、を有し、前記誘電体層に対する前記第１の接続部領域および第２の接続部領域の被覆率は、前記誘電体層に対する前記第１の中央部領域の被覆率よりも高く、前記誘電体層に対する前記第１の引き出し部および第２の引き出し部の被覆率は、前記誘電体層に対する前記第１の中央部領域の被覆率よりも高い。
【発明の効果】
【０００７】
本発明によれば、内部電極層の直流抵抗の増加を抑制することができる積層セラミックコンデンサを提供することができる。
【図面の簡単な説明】
【０００８】
第１実施形態の積層セラミックコンデンサの外観斜視図である。
図１に示す積層セラミックコンデンサを矢印ＩＩの方向に沿って第１の側面側を見たときの矢視図である。
図２に示す積層セラミックコンデンサを矢印ＩＩＩの方向に沿って第１の主面側を見たときの矢視図である。
図３に示す積層セラミックコンデンサのＩＶ－ＩＶ線に沿った断面図である。
図４に示す積層セラミックコンデンサのＶ－Ｖ線に沿った断面図である。
図４に示す積層セラミックコンデンサのＶＩ－ＶＩ線に沿った断面図であり、第１の内部電極層を示す図である。
図４に示す積層セラミックコンデンサのＶＩＩ－ＶＩＩ線に沿った断面図であり、第２の内部電極層を示す図である。
誘電体層に対する第１の内部電極層の被覆率の測定位置を示す図である。
誘電体層に対する第２の内部電極層の被覆率の測定位置を示す図である。
上記実施形態の積層セラミックコンデンサの第２の内部電極層の変形例を示す断面図であり、図７に対応する図である。
第２実施形態の積層セラミックコンデンサの外観斜視図である。
上記実施形態の第１の内部電極層を示す図である。
上記実施形態の第２の内部電極層を示す図である。
第３実施形態の積層セラミックコンデンサの外観斜視図である。
上記実施形態の第１の内部電極層を示す図である。
上記実施形態の第２の内部電極層を示す図である。
第４実施形態の積層セラミックコンデンサの第１の内部電極層を示す図である。
上記実施形態の第２の内部電極層を示す図である。
第５実施形態の積層セラミックコンデンサの外観斜視図である。
上記実施形態の第１の内部電極層を示す図である。
上記実施形態の第２の内部電極層を示す図である。
第６実施形態の積層セラミックコンデンサの外観斜視図である。
上記実施形態の第１の内部電極層を示す図である。
上記実施形態の第２の内部電極層を示す図である。
第７実施形態の積層セラミックコンデンサの外観斜視図である。
上記実施形態の第１の内部電極層を示す図である。
上記実施形態の第２の内部電極層を示す図である。
【発明を実施するための形態】
【０００９】
＜第１実施形態＞
以下、本開示の第１実施形態に係る積層セラミックコンデンサ１について説明する。図１は、本実施形態の積層セラミックコンデンサ１の外観斜視図である。図２は、図１に示す積層セラミックコンデンサ１を矢印ＩＩの方向に沿って第１の側面ＷＳ１側を見たときの矢視図である。図３は、図２に示す積層セラミックコンデンサ１を矢印ＩＩＩの方向に沿って第１の主面ＴＳ１側を見たときの矢視図である。図４は、図３に示す積層セラミックコンデンサ１のＩＶ－ＩＶ線に沿った断面図である。図５は、図４に示す積層セラミックコンデンサ１のＶ－Ｖ線に沿った断面図である。図６は、図４に示す積層セラミックコンデンサ１のＶＩ－ＶＩ線に沿った断面図であり、第１の内部電極層３１を示す図である。図７は、図４に示す積層セラミックコンデンサ１のＶＩＩ－ＶＩＩ線に沿った断面図であり、第２の内部電極層３２を示す図である。
【００１０】
積層セラミックコンデンサ１は、積層体１０と、外部電極４０と、を有する。
（【００１１】以降は省略されています）

関連特許