特許ウォッチ

公開番号2024080689
公報種別公開特許公報(A)
公開日2024-06-13
出願番号2023203845
出願日2023-12-01
発明の名称認証済みメモリデバイスアクセストランザクションを伴う方法、デバイスおよびシステム
出願人インフィニオンテクノロジーズエルエルシー,Infineon Technologies LLC
代理人アインゼル・フェリックス=ラインハルト,個人,個人,個人,個人
主分類G06F 21/44 20130101AFI20240606BHJP(計算;計数)
要約【課題】本発明は、認証済みメモリデバイスアクセストランザクションを伴う方法、デバイスおよびシステムを提供する。
【解決手段】方法は、CS信号が非アクティブからアクティブに移行したことを決定するステップと、ICデバイスのバスインタフェースにおいて少なくともターゲットアドレス情報を受信するステップとを含むことができる。ターゲットアドレス情報に応答して、ICデバイスの対応する記憶場所に記憶されるデータを検索する。認証回路の動作により、少なくとも認証パラメータおよび検索データを含む認証値を少なくとも1つの暗号化関数を使用して生成する。認証値は、ICデバイスから検索データとともに送信することができる。対応するデバイスおよびシステムも開示される。
【選択図】なし
特許請求の範囲【請求項１】
集積回路（ＩＣ）デバイスにおいてチップセレクト（ＣＳ）信号を受信するステップと、
前記ＣＳ信号が非アクティブからアクティブに移行したと決定するステップと、
前記ＩＣデバイスのバスインタフェースにおいて少なくともターゲットアドレス情報を受信するステップと、
前記ターゲットアドレス情報に応答して、前記ＩＣデバイスの対応する記憶場所に記憶されるデータを検索するステップと、
前記ＩＣデバイスの認証回路の動作により、少なくとも認証パラメータおよび検索データを使用して、少なくとも１つの暗号化関数により認証値を生成するステップと、
前記認証値を前記検索データとともに前記ＩＣデバイスから送信するステップと、
を含み、
前記ＣＳ信号は、前記ターゲットアドレス情報を受信し、前記データを検索し、前記認証値を生成し、前記認証値および前記検索データを送信している間、アクティブのままである、
方法。
続きを表示（約 1,600 文字）【請求項２】
前記方法は、前記認証回路の動作により、前記検索データを暗号化して暗号化データを生成するステップをさらに含み、
前記認証値とともに出力される前記検索データは、前記暗号化データである、
請求項１に記載の方法。
【請求項３】
前記ＩＣデバイスは、少なくとも１つのメモリセルアレイを備え、
前記記憶場所は、前記メモリセルアレイ内の複数の記憶場所のうちの少なくとも１つである、
請求項１に記載の方法。
【請求項４】
前記ＩＣデバイスは、複数のレジスタを備え、
前記記憶場所は、前記レジスタのうちの少なくとも１つである、
請求項１に記載の方法。
【請求項５】
前記方法は、前記バスインタフェースにおいて前記ターゲットアドレス情報を伴うコマンドを受信するステップをさらに含み、
前記コマンドは、前記ＩＣデバイスによって実行されるべき動作を識別し、
前記ＣＳ信号は、アクティブのままである間に前記コマンドが受信される、
請求項１に記載の方法。
【請求項６】
前記認証値を前記検索データとともに前記ＩＣデバイスから送信する前記ステップは、前記バスインタフェースから送信するステップおよび前記バスインタフェースとは異なるデータ出力を介して送信するステップのグループから選択される、
請求項１に記載の方法。
【請求項７】
前記方法は、ホストデバイスの動作により、
前記ＣＳ信号を非アクティブからアクティブに移行させるステップと、
前記ＩＣデバイスから前記検索データおよび認証値を受信するステップと、
少なくとも認証パラメータおよび認証値を使用して前記検索データを認証するステップと、
認証済み検索データを使用してプロセッサ機能を実行するステップと、
をさらに含む、
請求項１に記載の方法。
【請求項８】
前記検索データとともに出力される前記認証値は、前記検索データの後に出力される、前記検索データの前に出力される、および、前記検索データとともに散在されて出力されるというグループから選択される順序を有する、
請求項１に記載の方法。
【請求項９】
記憶回路、制御回路、認証回路およびバスインタフェース回路を備えるデバイスであって、
前記記憶回路は、認証パラメータおよびデータを記憶するように構成され、
前記制御回路は、チップセレクト（ＣＳ）信号がアクティブにアサートされたままである間に、ターゲットアドレス情報によって示される前記デバイス内の場所に記憶されるデータを検索するように構成され、
前記認証回路は、前記ＣＳ信号がアクティブにアサートされたままである間に、前記認証パラメータおよび検索データを使用する少なくとも１つの暗号化関数を用いて認証値を生成するように構成され、
前記バスインタフェース回路は、
前記ＣＳ信号およびターゲットアドレス情報を受信し、
前記ＣＳ信号がアクティブにアサートされたままである間に、前記検索データとともに前記認証値を送信するように構成され、
前記記憶回路、前記制御回路、前記認証回路および前記バスインタフェース回路は、同じ集積回路（ＩＣ）基板で形成される、
デバイス。
【請求項１０】
前記認証回路は、前記ＣＳ信号がアクティブにアサートされたままである間に、暗号化データを生成するために前記検索データを暗号化するようにさらに構成され、
前記バスインタフェース回路は、前記ＣＳ信号がアクティブにアサートされたままである間に、前記暗号化データとともに前記認証値を送信するように構成される、
請求項９に記載のデバイス。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
関連出願の相互参照
この出願は、その内容が参照により本明細書に組み込まれる、２０２２年１２月２日に出願された米国仮特許出願第６３／４２９，６２１号の利益を主張する。
続きを表示（約 4,100 文字）【０００２】
本開示は、一般に、メモリデバイスの認証に関し、より詳細には、認証済み読み取り動作などのメモリデバイスアクセスのトランザクションごとの認証を可能にすることに関する。
【背景技術】
【０００３】
現在、メモリ記憶デバイスを使用する多くの電子プラットフォームは、データアクセス動作のセキュリティに関係している。いくつかの自動車仕様を含むいくつかの仕様は、メモリデバイスによって記憶されたコードおよびデータが実行前に認証されることを必要とする。
【０００４】
従来、システムは、セキュリティを向上させるために「シャドー」メモリを使用することができる。そのような構成では、実行のためのコードを不揮発性メモリ（ＮＶＭ）から揮発性メモリに転送することができる。ホスト（例えば、コードを実行するデバイス）は、揮発性メモリに転送されたコードを認証することができる。シャドーメモリアプローチは、揮発性メモリ上に存在するコードのみが認証されるため、コードがＮＶＭから直接有利に実行されるその場実行（ｅｘｅｃｕｔｉｏｎ－ｉｎ－ｐｌａｃｅ（ＸｉＰ））形態に適合しない。
【０００５】
シャドーメモリを使用する手法などの従来の手法よりもメモリデバイスを有するシステムにおいてセキュリティを向上させる何らかの方法に到達することが望ましい。
【発明の概要】
【課題を解決するための手段】
【０００６】
実施形態は、集積回路（ＩＣ）デバイスのための認証パラメータを確立することを含むことができる。読み取りコマンドなどのアクセスコマンドに応答して、ＩＣデバイスは、アクセスコマンドによって示されるアドレスにおいて１つ以上のアレイに記憶されたデータにアクセスすることができる。同じ読み取りコマンドに応答して、ＩＣデバイス上の認証回路の動作によって、認証パラメータおよびアクセスされた読み取りデータを使用して認証値を生成することができる。認証値は、アクセスされた読み取りデータとともにＩＣデバイスから送信され得る。いくつかの実施形態において、アクセスされたデータは、要求デバイスによる実行のためのコードとすることができ、ＩＣデバイスは、安全なその場実行動作を可能にするための不揮発性メモリとすることができる。
【図面の簡単な説明】
【０００７】
一実施形態に係る認証済みトランザクションを伴うシステムを示すブロック図である。
さまざまな実施形態に係るシステム認証回路を示す図である。
さまざまな実施形態に係るシステム認証回路を示す図である。
さまざまな実施形態に係るシステム認証回路を示す図である。
さまざまな実施形態に係るシステム認証回路を示す図である。
さまざまな実施形態に係るシステム認証回路を示す図である。
さまざまな実施形態に係るシステム認証回路を示す図である。
さまざまな実施形態に係るシステム認証回路を示す図である。
実施形態に係る切り捨てられた認証値の生成を示す図である。
実施形態に係る切り捨てられた認証値の生成を示す図である。
実施形態に係るデータおよび対応する認証値における出力フォーマットを示す図である。
実施形態に係るデータおよび対応する認証値における出力フォーマットを示す図である。
実施形態に係るデータおよび対応する認証値における出力フォーマットを示す図である。
実施形態に係るデータおよび対応する認証値における出力フォーマットを示す図である。
一実施形態に係るプロビジョニング動作を示すブロック図である。
「ダミー」サイクルによる従来の読み取り動作を示すタイミング図である。
実施形態に係る、ダミーサイクルの代わりに認証値を送信することができる認証済み読み取り動作を示す図である。
実施形態に係る、ダミーサイクルの代わりに認証値を送信することができる認証済み読み取り動作を示す図である。
実施形態に係る、ダミーサイクルの代わりに認証値を送信することができる認証済み読み取り動作を示す図である。
一実施形態に係る認証済みトランザクショの有効化を示す図である。
一実施形態に係る認証済みトランザクショの有効化を示す図である。
一実施形態に係る認証済みトランザクショの有効化を示す図である。
一実施形態に係る認証済みトランザクショの有効化を示す図である。
一実施形態に係る認証済みトランザクショの有効化を示す図である。
実施形態に係る、ＬＰＤＤＲ互換インタフェースを有するメモリデバイスにおける認証済み読み取りおよび書き込み動作を示す図である。
実施形態に係る、ＬＰＤＤＲ互換インタフェースを有するメモリデバイスにおける認証済み読み取りおよび書き込み動作を示す図である。
実施形態に係る、ＬＰＤＤＲ互換インタフェースを有するメモリデバイスにおける認証済み読み取りおよび書き込み動作を示す図である。
実施形態に係る、ＬＰＤＤＲ互換インタフェースを有するメモリデバイスにおける認証済み読み取りおよび書き込み動作を示す図である。
実施形態に係る、ＬＰＤＤＲ互換インタフェースを有するメモリデバイスにおける認証済み読み取りおよび書き込み動作を示す図である。
実施形態に係る、ＬＰＤＤＲ互換インタフェースを有するメモリデバイスにおける認証済み読み取りおよび書き込み動作を示す図である。
実施形態に係るデバイスおよびデータ認証の両方を有するトランザクションにおけるシステムを示す図である。
実施形態に係るデバイスおよびデータ認証の両方を有するトランザクションにおける動作を示す図である。
実施形態に含めることができる認証エンジンのブロック図である。
実施形態に係るデバイス認証動作および分散型デバイスデータ認証動作を示すタイミング図である。
実施形態に係るデバイス認証動作および分散型デバイスデータ認証動作を示すタイミング図である。
実施形態に係るさまざまな認証／暗号化動作および対応するレイテンシを示す表である。
他の実施形態に係るデバイス認証を伴うシステムの図である。
他の実施形態に係るデバイス認証を伴うシステムの対応する動作の図である。
実施形態に係る認証回路に含めることができる暗号フィードバックモードのブロック図である。
実施形態に係る暗号フィードバック動作を示す表である。
実施形態に係る暗号フィードバック動作を示す表である。
実施形態に係る暗号化データおよび認証タグの出力フィードバックモード生成を示す図である。
対応するシステム動作を示す図である。
実施形態に係るＡｓｃｏｎＡＥＡＤ暗号化を伴うシステムを示す図である。
実施形態に係るＡｓｃｏｎＡＥＡＤ暗号化を伴うシステムを示す図である。
実施形態に含めることができるＡｓｃｏｎ型ＡＥＡＤ暗号システムのブロック図である。
実施形態に含めることができるメモリセルアレイの概略図である。
実施形態に含めることができるメモリセルアレイの概略図である。
実施形態に係るメモリ集積回路（ＩＣ）デバイスの図である。
実施形態に係るホストデバイスのブロック図である。
実施形態に係るＩＣホストデバイスの図を示す。
実施形態に係るホスト暗号化を有するシステムを示す図である。
実施形態に係るホスト暗号化を有する動作を示す図である。
実施形態に係るホスト暗号化を有する動作を示す図である。
実施形態に係る自動車システムを示す図である。
実施形態に係る自動車システムを示す図である。
一実施形態に係る方法のフロー図である。
他の実施形態に係る方法のフロー図である。
他の実施形態に係る方法のフロー図である。
他の実施形態に係る方法のフロー図である。
【発明を実施するための形態】
【０００８】
実施形態によれば、メモリデバイスは、トランザクションごとの認証を内蔵して含むことができる。アクセス要求（例えば、コマンドおよび／またはアドレス情報）に応答して、メモリデバイスは、アクセスによって要求されたデータ、ならびに１つ以上の認証値を返すことができる。認証値は、返されたデータおよび／またはメモリデバイス自体を認証することができる。実施形態によれば、メモリデバイスと別のデバイス（例えば、ホストデバイス）との間の任意の適切なトランザクションは、認証値、および適切な場合には暗号化データ（例えば、暗号化された書き込みデータおよび対応する認証値を有する書き込み／プログラムコマンド）を含むことができる。メモリデバイスは、データの要求を受信し、次いでそのような要求を単一のトランザクションでサービスすることができる。いくつかの実施形態では、そのような単一のトランザクションは、メモリデバイスにおけるチップセレクト（ＣＳ）信号のアサートによって示すことができる。
【０００９】
いくつかの実施形態では、メモリデバイスは、トランザクションごとの認証を伴う不揮発性メモリ（ＮＶＭ）デバイスであり得る。そのようなメモリデバイスは、安全なその場実行（ＸｉＰ）動作を可能にすることができる。
【００１０】
いくつかの実施形態において、アクセスされたデータは、認証のために暗号化される読み取りデータとなり得る。
（【００１１】以降は省略されています）

関連特許