特許ウォッチ

公開番号2024038738
公報種別公開特許公報(A)
公開日2024-03-21
出願番号2022142983
出願日2022-09-08
発明の名称半導体装置
出願人三菱電機株式会社
代理人個人,個人,個人
主分類H01L 25/07 20060101AFI20240313BHJP(基本的電気素子)
要約【課題】製造過程での硬化に伴う封止材の伸縮によって生じる基板及びケースの変形を抑制しつつ、耐湿性を向上した半導体装置を提供する。
【解決手段】絶縁基板と、絶縁基板の一方の面に形成された第1の回路パターンと、絶縁基板の一方の面に形成された第2の回路パターンと、第1の回路パターンと電気的に接続された第1の端子電極と、第1の回路パターン上に載置された第1の半導体素子と、第1の回路パターン上に載置され、第1の半導体素子とは別の第2の半導体素子と、第2の回路パターンを介して、第1の半導体素子及び第2の半導体素子に電気的に接続された第2の端子電極と、第1の半導体素子を被覆する第1の封止材と、第2の半導体素子を被覆する、第1の封止材と材質が異なる第2の封止材と、第1の半導体素子と第2の半導体素子とを囲い、第1の封止材及び第2の封止材と離隔して絶縁基板に接合されたケースと、を備える。
【選択図】図1
特許請求の範囲【請求項１】
絶縁基板と、
前記絶縁基板の一方の面に形成された第１の回路パターンと、
前記絶縁基板の一方の面に形成された第２の回路パターンと、
前記第１の回路パターンと電気的に接続された第１の端子電極と、
前記第１の回路パターン上に載置された第１の半導体素子と、
前記第１の回路パターン上に載置され、前記第１の半導体素子とは別の第２の半導体素子と、
前記第２の回路パターンを介して、前記第１の半導体素子及び前記第２の半導体素子に電気的に接続された第２の端子電極と、
前記第１の半導体素子を被覆する第１の封止材と、
前記第２の半導体素子を被覆する、前記第１の封止材と材質が異なる第２の封止材と、
前記第１の半導体素子と前記第２の半導体素子とを囲い、前記第１の封止材及び前記第２の封止材と離隔して前記絶縁基板に接合されたケースと、
を備えた半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１の半導体素子及び前記第２の半導体素子のどちらか一方の表面に、前記第１の封止材及び前記第２の封止材とは異なる材質の高分子化合物層が形成されていること、
を特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の封止材と前記第２の封止材とが、互いに離隔していること、
を特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１の回路パターンは第１の半導体載置回路と第２の半導体載置回路とを有し、前記第１の半導体載置回路に前記第１の半導体素子が載置され、前記第２の半導体載置回路に前記第２の半導体素子が載置されていること、
を特徴とする請求項１に記載の半導体装置。
【請求項５】
前記半導体装置は、電力用半導体装置であって、
前記第１の半導体載置回路はP側であり、前記第２の半導体載置回路はN側であること、
を特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１の回路パターンと前記第１の端子電極とは、半導体素子が載置されていない第３の回路パターンを介して電気的に接続されていること、
を特徴とする請求項１に記載の半導体装置。
【請求項７】
前記第３の回路パターンは、封止材に被覆されていないこと、
を特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第１の端子電極と前記第１の回路パターンとが第１の制御配線によって電気的に接続され、前記第２の端子電極と前記第２の回路パターンとが第２の制御配線によって電気的に接続され、
前記第１の制御配線及び前記第２の制御配線は、第３の封止材によって被覆されていること、
を特徴とする請求項１に記載の半導体装置。
【請求項９】
前記第３の封止材の材質は、前記第１の封止材の材質及び前記第２の封止材の材質と異なること、
を特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記第１の端子電極と前記第１の回路パターンとの電気的接続と、前記第２の端子電極と前記第２の回路パターンとの電気的接続との少なくとも一方の電気的接続は、直接接合されていること、
を特徴とする請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関するものである。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
従来、半導体装置においては、半導体素子の保護及び耐湿性確保等を目的として、半導体装置のケース内に樹脂を充填し、半導体素子が樹脂封止されている。
このため、半導体装置を動作させると、半導体素子から発生した熱によって封止樹脂が変形し、半導体装置に反りが生じる場合がある。これに対し、特許文献１には、封止樹脂の線形膨張係数を半導体素子から封止樹脂の上面に向かって連続的に増加させることにより、半導体素子の発熱に伴う半導体装置の反りの発生を抑制する技術が開示されている。また、特許文献２には、各半導体素子単位もしくは近接している複数の半導体素子をまとめてエポキシ系樹脂で局所的に被覆し、さらにその上部にウレタン樹脂を充填して、モジュール全体を封止する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１０７６６６号公報
特開２００６－３５１７３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記は、半導体装置の製造過程における封止樹脂の伸縮までは考慮されていないため、製造過程における封止樹脂の硬化に伴う伸縮が原因となって、基板及びケースが変形し得るという課題があった。基板及びケースが変形した場合、半導体装置とヒートシンクとの接触を十分に得られないことによる放熱性の低下、半導体装置とヒートシンクとの締付時に基板及びケースの割れ等が懸念される。
特許文献２では、半導体素子を局所的にエポキシ樹脂で封止し、その周囲をウレタン樹脂で封止することによってケース全体を樹脂封止するため、封止樹脂の硬化に伴う伸縮により基板及びケースの変形が生じ得る。仮に、ウレタン樹脂による封止をなくすと、従来よりも封止樹脂の厚みが薄くなるため、半導体素子の保護及び耐湿性の確保が困難になる。
【０００５】
本開示は、上記のような問題を解決するためになされたものであって、製造過程での硬化に伴う封止材の伸縮によって生じる基板及びケースの変形を抑制しつつ、耐湿性を向上した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一態様に係る半導体装置は、絶縁基板と、絶縁基板の一方の面に形成された第１の回路パターンと、絶縁基板の一方の面に形成された第２の回路パターンと、第１の回路パターンと電気的に接続された第１の端子電極と、第１の回路パターン上に載置された第１の半導体素子と、第１の回路パターン上に載置され、第１の半導体素子とは別の第２の半導体素子と、第２の回路パターンを介して、第１の半導体素子及び第２の半導体素子に電気的に接続された第２の端子電極と、第１の半導体素子を被覆する第１の封止材と、第２の半導体素子を被覆する、第１の封止材と材質が異なる第２の封止材と、第１の半導体素子と第２の半導体素子とを囲い、第１の封止材及び第２の封止材と離隔して絶縁基板に接合されたケースと、を備えたものである。
【発明の効果】
【０００７】
本開示によれば、硬化に伴う封止材の伸縮によって生じる基板及びケースの変形を抑制しつつ、耐湿性を向上した半導体装置を得ることができる。
【図面の簡単な説明】
【０００８】
実施の形態１に係る半導体装置の断面模式図。
実施の形態２に係る半導体装置の断面模式図。
実施の形態１及び実施の形態２において、第１の封止材９及び第２の封止材１０が形成される前の半導体装置の上面模式図。
実施の形態２において、第１の治具１２をセットした状態の半導体装置の上面模式図。
実施の形態２において、第１の治具１２に第１の封止材９を注入した状態の半導体装置の上面模式図。
実施の形態２において、第２の治具１３をセットした状態の半導体装置の上面模式図。
実施の形態２において、第２の治具１３に第２の封止材１０を注入した状態の半導体装置の上面模式図。
実施の形態２において、第１の封止材９と第２の封止材１０とを形成した後の半導体装置の上面模式図。
実施の形態３に係る半導体装置の断面模式図。
実施の形態４に係る半導体装置の断面模式図。
実施の形態５に係る半導体装置の断面模式図。
実施の形態６に係る半導体装置の断面模式図。
実施の形態７に係る半導体装置の断面模式図。
【発明を実施するための形態】
【０００９】
以下に、本開示に係る半導体装置の一例を示すが、以下に示す実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲で、任意に変形して実施することができる。
【００１０】
実施の形態１．
図１は、実施の形態１に係る半導体装置の断面模式図である。図３は、実施の形態１及び実施の形態２において、第１の封止材９及び第２の封止材１０が形成される前の半導体装置の上面模式図である。
実施の形態１に係る半導体装置は、図１及び図３に示す通り、絶縁基板１の一方の面に第１の回路パターン２ａと第２の回路パターン２ｂとが形成され、絶縁基板１の他方の面にヒートスプレッダとしてベース板３が形成されている。第１の回路パターン２ａ上には、第１の半導体素子４と第１の半導体素子４とは別の第２の半導体素子５とが載置されており、第１の半導体素子４はリード線６ａを介して、第２の半導体素子５はリード線６ｂを介して、第２の回路パターン２ｂと電気的に接続されている。また、第１の回路パターン２ａは、制御配線７ａを介して、端子電極８ａと電気的に接続されている。第２の回路パターン２ｂは、制御配線７ｂを介して、端子電極８ｂと電気的に接続されている。第１の半導体素子４は、第１の封止材９で被覆され、第２の半導体素子５は、第１の封止材９とは異なる材質の第２の封止材１０で被覆されている。さらに、第１の半導体素子４及び第２の半導体素子５を囲い、第１の封止材９と第２の封止材１０とは離隔して、絶縁基板１に接合されたケース１１を備える。
（【００１１】以降は省略されています）

関連特許