特許ウォッチ

公開番号2023079879
公報種別公開特許公報(A)
公開日2023-06-08
出願番号2021193563
出願日2021-11-29
発明の名称画像形成装置
出願人株式会社リコー
代理人個人
主分類G06F 12/00 20060101AFI20230601BHJP(計算;計数)
要約【課題】画像形成装置の動作モードおよび経年劣化状況に関わらず、常に最適なEye開口電圧の設定およびDRAMの消費電力の低減の両立を実現できる画像形成装置を提供する。
【解決手段】本発明は、データを処理するためのメモリを有するデジタル回路システムを使った画像形成装置であって、前記メモリのOCDおよびODTの組合せ毎に、前記メモリとの通信プロトコルにおいてHighまたはLowを切り分けるEye開口マージンと、前記メモリの消費電流と、の関係を示すテーブルを記憶部に保存する保存部と、前記テーブルに基づいて、前記画像形成装置のステート毎に、前記Eye開口マージンを設定し、前記ステートの切り替えのタイミングで、切替後の前記ステートに設定された前記Eye開口マージンのうち最も前記消費電流が小さくなる前記Eye開口マージンに対応する前記組合せを設定する設定部と、を備える。
【選択図】図6
特許請求の範囲【請求項１】
データを処理するためのメモリを有するデジタル回路システムを使った画像形成装置であって、
前記メモリのＯＣＤおよびＯＤＴの組合せ毎に、前記メモリとの通信プロトコルにおいてＨｉｇｈまたはＬｏｗを切り分けるＥｙｅ開口マージンと、前記メモリの消費電流と、の関係を示すテーブルを記憶部に保存する保存部と、
前記テーブルに基づいて、前記画像形成装置のステート毎に、前記Ｅｙｅ開口マージンを設定し、前記ステートの切り替えのタイミングで、切替後の前記ステートに設定された前記Ｅｙｅ開口マージンのうち最も前記消費電流が小さくなる前記Ｅｙｅ開口マージンに対応する前記組合せを設定する設定部と、
を備える画像形成装置。
続きを表示（約 320 文字）【請求項２】
前記保存部は、前記ＯＣＤおよび前記ＯＤＴをパラメータにして、前記メモリとの通信プロトコルにおいてＨｉｇｈまたはＬｏｗを識別可能な基準電圧を調節するVref Trainingを実施し、前記メモリとの通信プロトコルにおいてＨｉｇｈまたはＬｏｗを識別できる前記基準電圧の範囲を前記Ｅｙｅ開口マージンと判定する、請求項１に記載の画像形成装置。
【請求項３】
前記保存部は、前記画像形成装置の起動時間および累計動作時間に基づいて、最後に前記Vref Trainingを実施してから所定期間経過後、再度、前記Vref Trainingを実施して、前記テーブルを取得し直す、請求項２に記載の画像形成装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、画像形成装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
メモリとの通信プロトコルであるＤＤＲ（Double Data Rate）は、高速化および低消費電力化のため、規格が新しくなる毎に高周波数化および低動作電圧化が進んでいる。これにより、Ｅｙｅ開口が小さくなり、伝送路内でデータビットおよびアドレスビットが化けて（例えば、“０”と“１”とが反転して）、動作不調を引き起こすリスクが高まってきている。
【０００３】
それを受け、ＤＤＲ２以降は、出力抵抗にあたるＯＣＤ（Off Chip Driver）の他、ＩＣチップ内に終端抵抗を内蔵するＯＤＴ（On Die Termination）が採用され、より近端または遠端に抵抗が配置されることで、インピーダンスの不整合による多重反射を防止できるようになっている。ＯＣＤおよびＯＤＴをパラメータにすると、波形のスルーレート、反射、リングバックの程度を調整でき、結果的に、Ｅｙｅ開口を広げることができる。例えば、特許文献１には、ＤＲＡＭ（Dynamic Random Access Memory）の消費電力を最適化することを目的として、主に、セルフリフレッシュ（以下、ＳＲという）への移行または復帰の条件、ＳＲ時に外部回路によって特定の制御系信号を遮断する技術が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般的には、ＯＣＤおよびＯＤＴは、設計段階において、ＰＷＢ（Printed Wiring Board）の特性インピーダンス等、波形シミュレータ等を用いて一意に決定される。しかし、実際には、ＰＷＢ毎の製造ばらつき、動作時のデバイス温度変化、ＤＲＡＭ（Dynamic Random Access Memory）等のメモリの負荷率等で波形が変動するため、最適な設定値は、ダイナミックに変化し、一意的ではないことが予測される。また、実際のノイズ影響に対して、Ｅｙｅ開口のマージンを広く取りすぎると、オーバースペックとなり、消費電力が過剰に消費されていること等も考えられる。また、特許文献１記載の技術によれば、ＪＥＤＥＣによって規定されるＤＤＲの制御方式を逸脱しない範囲で、制御若しくは回路の改変により信号線が消費する電力を低減させることはできるが、ＤＲＡＭの信号線の多数を占めるデータ信号に対しての電力の最適化が発生されていない。
【０００５】
本発明は、上記に鑑みてなされたものであって、画像形成装置の動作モードおよび経年劣化状況に関わらず、常に最適なＥｙｅ開口電圧の設定およびＤＲＡＭの消費電力の低減の両立を実現できる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明は、データを処理するためのメモリを有するデジタル回路システムを使った画像形成装置であって、前記メモリのＯＣＤおよびＯＤＴの組合せ毎に、前記メモリとの通信プロトコルにおいてＨｉｇｈまたはＬｏｗを切り分けるＥｙｅ開口マージンと、前記メモリの消費電流と、の関係を示すテーブルを記憶部に保存する保存部と、前記テーブルに基づいて、前記画像形成装置のステート毎に、前記Ｅｙｅ開口マージンを設定し、前記ステートの切り替えのタイミングで、切替後の前記ステートに設定された前記Ｅｙｅ開口マージンのうち最も前記消費電流が小さくなる前記Ｅｙｅ開口マージンに対応する前記組合せを設定する設定部と、を備える。
【発明の効果】
【０００７】
本発明によれば、画像形成装置の動作モードおよび経年劣化状況に関わらず、常に最適なＥｙｅ開口電圧の設定およびメモリの消費電力の低減の両立を実現できる、という効果を奏する。
【図面の簡単な説明】
【０００８】
図１は、本実施の形態にかかる画像形成装置を適用したＭＦＰのハードウェア構成図である。
図２は、本実施の形態にかかるＭＦＰにおける送信デバイスと受信デバイス間のＤＤＲ４の論理“Ｌ”における単一信号線の電流の一例を説明するための図である。
図３は、本実施の形態にかかるＭＦＰにおける送信デバイスと受信デバイス間のＤＤＲ４の論理“Ｌ”における単一信号線の電圧の一例を説明するための図である。
図４は、本実施の形態にかかるＭＦＰにおける送信デバイスと受信デバイス間のＤＤＲ４の論理“Ｈ”における単一信号線の電流および電圧の一例を説明するための図である。
図５は、本実施の形態にかかるＭＦＰにおけるＯＣＤおよびＯＤＴの設定と消費電流の変動の一例を示す図である。
図６は、本実施の形態にかかるＭＦＰの特徴を実現する機能構成の一例を示すブロック図である。
図７は、本実施の形態にかかるＭＦＰにおけるVref Trainingの一例を説明するための図である。
図８は、本実施の形態にかかるＭＦＰにおけるテーブルの取得処理の一例を説明するための図である。
図９は、本実施の形態にかかるＭＦＰにおけるテーブルの作成処理の流れの一例を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、画像形成装置の実施の形態を詳細に説明する。
【００１０】
図１は、本実施の形態にかかる画像形成装置を適用したＭＦＰのハードウェア構成図である。図１に示されているように、ＭＦＰ（Multi-function Peripheral/Product/Printer）９は、コントローラ９１０、近距離通信回路９２０、エンジン制御部９３０、操作パネル９４０、ネットワークＩ／Ｆ９５０を備えている。
（【００１１】以降は省略されています）

関連特許