特許ウォッチ

公開番号2025178405
公報種別公開特許公報(A)
公開日2025-12-05
出願番号2025163438,2024156675
出願日2025-09-30,2010-12-22
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10D 30/67 20250101AFI20251128BHJP()
要約【課題】複雑な作製工程を必要とせず、消費電力を抑えることができる記憶装置、当該記
憶装置を用いた半導体装置の提供を目的の一つとする。
【解決手段】インバータまたはクロックドインバータなどの、入力された信号の位相を反
転させて出力する位相反転素子を用いた記憶素子内に、データを保持するための容量素子
と、当該容量素子における電荷の蓄積及び放出を制御するスイッチング素子とを設ける。
上記スイッチング素子には、酸化物半導体をチャネル形成領域に含むトランジスタを用い
る。位相反転素子への電源電圧の印加を停止する場合、データを容量素子に記憶させるこ
とで、位相反転素子への電源電圧の供給を停止しても、容量素子においてデータを保持さ
せる。
【選択図】図1
特許請求の範囲【請求項１】
第１のトランジスタと、第２のトランジスタと、第１の絶縁膜と、第１の導電膜と、を有し、
前記第１のトランジスタは、シリコン膜にチャネル形成領域を有し、
前記第２のトランジスタは、酸化物半導体膜にチャネル形成領域を有し、
前記第１の絶縁膜は、前記第１のトランジスタのゲート電極の上方に位置する領域を有し、
前記第１の絶縁膜の上面と接する領域を有する第２の絶縁膜を有し、
前記第１のトランジスタのソース電極またはドレイン電極の一方としての機能を有しかつ前記第２の絶縁膜の上面と接する領域を有する第２の導電膜を有し、
前記第２の導電膜は、前記第２の絶縁膜の上面と接する領域を有しかつ前記第２のトランジスタのソース電極またはドレイン電極の一方としての機能を有する第３の導電膜と同材料を有し、
前記第２のトランジスタのゲート電極としての機能を有する第４の導電膜は、前記第１の絶縁膜の上面と接する領域を有し、
前記第１の導電膜は、前記第１の絶縁膜の上面と接する領域を有しかつ前記第４の導電膜と同材料を有し、
前記第１の導電膜は、前記第２の導電膜と接する領域を有し、
断面視において、前記第１のトランジスタのチャネル形成領域は、前記酸化物半導体膜と重ならない半導体装置。
続きを表示（約 180 文字）【請求項２】
請求項１において、
前記第４の導電膜は、モリブデンを有する半導体装置。
【請求項３】
請求項１または請求項２において、
前記酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎと、を有する半導体装置。
【請求項４】
請求項１または請求項２において、
前記酸化物半導体膜は、Ｉｎ－Ｏである半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、記憶装置、及び当該記憶装置を用いた半導体装置、電子機器に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
絶縁表面上に形成される半導体膜を用いたトランジスタは、半導体装置にとって必要不可
欠な半導体素子である。トランジスタの製造には基板の耐熱温度という制約があるため、
比較的低温での成膜が可能なアモルファスシリコン、レーザ光または触媒元素を用いた結
晶化により得られるポリシリコンなどを活性層に有するトランジスタが、半導体表示装置
に用いられるトランジスタの主流となっている。
【０００３】
近年では、ポリシリコンや微結晶シリコンによって得られる高い移動度と、アモルファス
シリコンによって得られる均一な素子特性とを兼ね備えた新たな半導体材料として、酸化
物半導体と呼ばれる、半導体特性を示す金属酸化物に注目が集まっている。金属酸化物は
様々な用途に用いられており、例えば、よく知られた金属酸化物である酸化インジウムは
、液晶表示装置などで透明電極材料として用いられている。半導体特性を示す金属酸化物
としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、
このような半導体特性を示す金属酸化物をチャネル形成領域に用いるトランジスタが、既
に知られている（特許文献１及び特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
特開２００７－１２３８６１号公報
特開２００７－９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、記憶装置の一つであるレジスタは、一般的に、インバータ、クロックドインバ
ータなどの論理素子と、スイッチング素子とで構成される論理回路である。メインメモリ
として用いられているＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）よりも遙か
に高速で動作可能であることから、レジスタは、プロセッサにおいて、演算処理や、プロ
グラムの実行状態の保持などのために、一時的にデータを保持するのに用いられている。
【０００６】
図１６（Ａ）に、インバータを用いたレジスタの構成する記憶素子の一つを示す。図１６
（Ａ）に示すレジスタ１３００は、インバータ１３０１、インバータ１３０２、スイッチ
ング素子１３０３、スイッチング素子１３０４を有する。そして、インバータ１３０１の
入力端子への信号ＩＮの入力は、スイッチング素子１３０３により制御されている。イン
バータ１３０１の出力端子の電位は、信号ＯＵＴとして、後段の回路に与えられる。また
、インバータ１３０１の出力端子はインバータ１３０２の入力端子に接続されており、イ
ンバータ１３０２の出力端子は、スイッチング素子１３０４を介してインバータ１３０１
の入力端子に接続されている。
【０００７】
スイッチング素子１３０３を介して入力された信号ＩＮの電位は、スイッチング素子１３
０３がオフ、スイッチング素子１３０４がオンになることで、レジスタ１３００内で保持
される。
【０００８】
図１６（Ａ）に示したレジスタ１３００の、より具体的な回路構成を、図１６（Ｂ）に示
す。図１６（Ｂ）に示すレジスタ１３００は、インバータ１３０１、インバータ１３０２
、スイッチング素子１３０３、スイッチング素子１３０４を有しており、これら回路素子
の接続構成は図１６（Ａ）と同じである。
【０００９】
インバータ１３０１は、ゲート電極が互いに接続されたｐチャネル型トランジスタ１３１
０と、ｎチャネル型トランジスタ１３１１とを有している。そして、ハイレベルの電源電
位ＶＤＤが与えられているノードと、ローレベルの電源電位ＶＳＳが与えられているノー
ド間において、ｐチャネル型トランジスタ１３１０と、ｎチャネル型トランジスタ１３１
１とは、直列に接続されている。また、同様に、インバータ１３０２は、ゲート電極が互
いに接続されたｐチャネル型トランジスタ１３１２と、ｎチャネル型トランジスタ１３１
３とを有している。そして、ハイレベルの電源電位ＶＤＤが与えられているノードと、ロ
ーレベルの電源電位ＶＳＳが与えられているノード間において、ｐチャネル型トランジス
タ１３１２と、ｎチャネル型トランジスタ１３１３とは、直列に接続されている。
【００１０】
図１６（Ｂ）に示すインバータ１３０１は、ｐチャネル型トランジスタ１３１０のゲート
電極と、ｎチャネル型トランジスタ１３１１のゲート電極に与えられる電位の高さに従っ
て、一方がオフ、他方がオンとなるように動作する。よって、電源電位ＶＤＤが与えられ
ているノードと、電源電位ＶＳＳが与えられているノードとの間の電流は、理想的には、
０になるはずである。しかし、実際には、オフのはずのトランジスタに僅かなオフ電流が
流れているため、上記ノード間の電流は、完全に０にはならない。インバータ１３０２に
ついても同様の現象が生じるため、レジスタ１３００には、データの書き込みが行われて
いない保持の状態でも、消費電力が発生する。
（【００１１】以降は省略されています）

関連特許