特許ウォッチ

公開番号2025176504
公報種別公開特許公報(A)
公開日2025-12-04
出願番号2024082699
出願日2024-05-21
発明の名称半導体装置及び半導体装置の製造方法
出願人新電元工業株式会社
代理人めぶき弁理士法人
主分類H10D 30/67 20250101AFI20251127BHJP()
要約【課題】SOI基板を用いた半導体装置において、素子の特性のバラツキを低減することができる半導体装置を提供する。
【解決手段】半導体支持基板111、絶縁層112及びN型の活性層113を有するSOI基板110と、ソース電極120及びドレイン電極130と、ゲート絶縁膜150を介して配置されたゲート電極140を備え、SOI基板110は、活性層113の表面の一部に絶縁層112に達しない深さで形成され、活性層113よりも不純物濃度が高い高濃度N型半導体領域114a、114bと、高濃度N型半導体領域114a,114bの表面に活性層113とは離隔して形成されたP型半導体領域115と、ゲート絶縁膜150直下に形成され、P型半導体領域115と接しており、高濃度N型半導体領域114a、114bよりも不純物濃度が低いN型のチャネル形成領域116とを有する半導体装置100。
【選択図】図1
特許請求の範囲【請求項１】
半導体支持基板、前記半導体支持基板上に配置された絶縁層、及び、前記絶縁層上に配置されたＮ型の活性層を有するＳＯＩ基板と、
前記活性層上に離隔して配置されたソース電極及びドレイン電極と、
前記活性層上における前記ソース電極及び前記ドレイン電極の間にゲート絶縁膜を介して配置されたゲート電極と、を備え、
前記ＳＯＩ基板は、
前記活性層の表面の一部に前記絶縁層に達しない深さで形成され、前記活性層よりも不純物濃度が高い高濃度Ｎ型半導体領域と、
前記高濃度Ｎ型半導体領域の表面に前記活性層とは離隔して形成され、前記ソース電極又は前記ドレイン電極と接続されているＰ型半導体領域と、
前記ゲート絶縁膜直下に形成され、かつ、端部が前記Ｐ型半導体領域と接しており、前記高濃度Ｎ型半導体領域よりも不純物濃度が低いＮ型のチャネル形成領域と、をさらに有することを特徴とする半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記高濃度Ｎ型半導体領域は、前記ソース電極と接続されている前記Ｐ型半導体領域を囲む第１の高濃度Ｎ型半導体領域と、前記ドレイン電極と接続されている前記Ｐ型半導体領域を囲む第２の高濃度Ｎ型半導体領域とを有し、
前記第１の高濃度Ｎ型半導体領域と、前記第２の高濃度Ｎ型半導体領域とは、前記ゲート絶縁膜直下において離隔しており、
前記ＳＯＩ基板は、前記ゲート絶縁膜直下の前記活性層の表面に形成された第２のＰ型半導体領域をさらに有し、
前記チャネル形成領域は、前記第２のＰ型半導体領域と前記Ｐ型半導体領域との間に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記高濃度Ｎ型半導体領域は、前記ソース電極と接続されている前記Ｐ型半導体領域を囲む第１の高濃度Ｎ型半導体領域と、前記ドレイン電極と接続されている前記Ｐ型半導体領域を囲む第２の高濃度Ｎ型半導体領域とを有し、
前記第１の高濃度Ｎ型半導体領域と、前記第２の高濃度Ｎ型半導体領域とは、前記ゲート絶縁膜直下において離隔しており、
前記チャネル形成領域は、前記ゲート絶縁膜直下の前記活性層と前記Ｐ型半導体領域との間に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記活性層の厚さが、１～２μｍの範囲内にあることを特徴とする請求項１～３のいずれかに記載の半導体装置。
【請求項５】
前記半導体装置は、Ｐ型の電界効果トランジスタであることを特徴とする請求項１～３のいずれかに記載の半導体装置。
【請求項６】
半導体支持基板、前記半導体支持基板上に配置された絶縁層、及び、前記絶縁層上に配置されたＮ型の活性層を有するＳＯＩ基板の前記活性層の表面の一部にＰ型不純物を導入する工程と、
前記活性層上における前記Ｐ型不純物を導入した領域と重なる領域にゲート絶縁膜を介してゲート電極を形成する工程と、
前記活性層における前記ゲート電極の周辺領域にＮ型不純物を導入する工程と、
前記ＳＯＩ基板を加熱して前記Ｎ型不純物を熱拡散させることにより、前記活性層の表面の一部に前記絶縁層に達しない深さで形成され、前記活性層よりも不純物濃度が高い高濃度Ｎ型半導体領域を形成するとともに、前記ゲート絶縁膜直下において前記Ｐ型不純物と前記Ｎ型不純物とが重なる領域に形成された前記高濃度Ｎ型半導体領域よりも不純物濃度が低いＮ型のチャネル形成領域を形成する工程と、
前記高濃度Ｎ型半導体領域の表面にＰ型不純物を導入して、前記活性層とは離隔して形成された複数のＰ型半導体領域を形成する工程と、
複数の前記Ｐ型半導体領域それぞれに接続されるソース電極及びドレイン電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
従来、ＳＯＩ基板を用いた半導体装置（Ｐ型ＭＯＳＦＥＴ）が知られている。このような半導体装置としては、図５に示すような半導体装置が考えられる（以下、従来の半導体装置８００という）。
【０００３】
従来の半導体装置８００は、図５に示すように、半導体支持基板８１１、半導体支持基板８１１上に配置された絶縁層８１２、及び、絶縁層８１２上に配置されたＮ型の活性層８１３を有するＳＯＩ基板８１０と、活性層８１３上に離隔して配置されたソース電極８２０及びドレイン電極８３０と、活性層８１３上におけるソース電極８２０及びドレイン電極８３０の間にゲート絶縁膜８５０を介して配置されたゲート電極８４０と、層間絶縁膜８５２と、表面保護膜８６０とを備える。
【０００４】
ＳＯＩ基板８１０は、活性層８１３の表面に離隔して形成され、ソース電極８２０又はドレイン電極８３０と接続されているＰ型半導体領域８１５をさらに有する。
【０００５】
従来の半導体装置８００によれば、半導体支持基板８１１と活性層８１３との間に絶縁層８１２が配置されているため、トランジスタの寄生容量を低減することができ、余分な電力消費やリーク電流を低減することができる。
【０００６】
このようなＳＯＩ基板８１０を用いた半導体装置は、例えばハイサイドスイッチの制御等の用途で使用され、活性層８１３が半導体支持基板８１１よりも高い電位で使用されることとなる。しかしながら、この場合には、ホールが絶縁層８１２と活性層８１３との界面付近（図５の破線Ａで囲まれた領域参照）に集まることでＰ型反転層が形成され、ソース電極８２０とドレイン電極８３０が当該Ｐ型反転層を介して導通してしまうおそれがある。特に高耐圧化された素子とするために活性層８１３を薄くした場合には、Ｐ型半導体領域８１５と当該Ｐ型反転層が近くなることから、この問題が顕著になる。
【０００７】
そこで、例えば、特許文献１に記載の半導体装置のように、ＳＯＩ基板９１０の絶縁層９１２と活性層９１３との境界に境界高濃度Ｎ型半導体領域９１８が形成された半導体装置が知られている（従来の他の半導体装置９００、図６参照）。従来の他の半導体装置９００によれば、境界高濃度Ｎ型半導体領域９１８を有するため、Ｐ型反転層が形成され難くなり、ソース電極９２０とドレイン電極９３０が導通し難くなる。
【０００８】
従来の他の半導体装置９００は、例えば、以下のような方法で製造することができる。すなわち、従来の他の半導体装置９００の製造方法は、半導体支持基板９１１、半導体支持基板９１１上に配置された絶縁層９１２、及び、絶縁層９１２上に配置されたＮ型層９１３’’を有するＳＯＩ基板９１０を準備する工程と（図７（ａ）参照）、Ｎ型層９１３’’の表面にＮ型不純物を導入する工程と（図７（ｂ）参照）、Ｎ型不純物を熱拡散させて高濃度のＮ
＋
型層９１３’とする工程と（図７（ｃ）参照）、Ｎ
＋
型層９１３’の表面の一部にＰ型不純物を導入する工程と（図７（ｄ）参照）、絶縁層９１２に達しないようにＰ型不純物を熱拡散させて活性層９１３及び境界高濃度Ｎ型半導体領域９１８を形成する工程と（図７（ｅ）参照）、活性層９１３の表面に絶縁膜９５０、９５１を形成するとともに、ゲート絶縁膜９５０上にポリシリコンからなるゲート電極９４０を形成する工程と（図７（ｆ）参照）、所定の位置に開口を有するマスク（図示せず）を絶縁膜９５１上に配置するとともに、活性層９１３にＰ型不純物を導入して複数のＰ型半導体領域９１５を形成する工程（図７（ｇ）参照）と、層間絶縁膜９５２を形成するとともに、層間絶縁膜９５２及び絶縁膜９５０を開口してＰ型半導体領域９１５と接続されるソース電極９２０及びドレイン電極９３０を形成する工程と、層間絶縁膜９５２、ソース電極９２０、ドレイン電極９３０及びゲート電極９４０を保護する表面保護膜９６０を形成する工程（図７（ｈ）参照）を含む。
【先行技術文献】
【特許文献】
【０００９】
特開平１０―３０３４２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、一般的にＳＯＩ基板を製造する場合には、活性層の厚さバラツキが比較的大きいことに起因して活性層におけるＮ型不純物やＰ型不純物の濃度が変動してしまい、半導体装置（ＭＯＳＦＥＴ）の特性（例えば、閾値電圧等）のバラツキが大きくなってしまう、という課題がある（図３参照）。なお、以下、「半導体装置の特性」を「素子の特性」ということもある。
（【００１１】以降は省略されています）

関連特許