特許ウォッチ

公開番号2025176489
公報種別公開特許公報(A)
公開日2025-12-04
出願番号2024082673
出願日2024-05-21
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H01L 25/07 20060101AFI20251127BHJP(基本的電気素子)
要約【課題】ノイズを低減できる半導体装置を提供する。
【解決手段】一実施形態の半導体装置1は、第1電極DE1及び第2電極SE1が設けられた第1スイッチング素子13と、第3電極SE2及び第4電極DE2が設けられた第2スイッチング素子14と、第3電極に接続された第1配線層25、第1電極に接続された第2配線層26、及び第1誘電体層51を含む第1コンデンサ15と、基板20と、第1配線層に接続され、第1電圧VDC-が印加される第3配線層22と、第2配線層に接続され、第2電圧VDC+が印加される第4配線層21と、第2及び第4電極に接続され、第3電圧VSWが印加される第5配線層23とを備える。第1コンデンサは第1及び第2スイッチング素子の間に配置される。第3電極は第1電極と向かい合って配置される。第4電極は、第2電極と向かい合って配置され、第2電極に直列に接続される。
【選択図】図4

特許請求の範囲【請求項１】
表面に第１電極及び第２電極が設けられた第１スイッチング素子と、
表面に第３電極及び第４電極が設けられた第２スイッチング素子と、
前記第３電極に接続された第１配線層、前記第１電極に接続された第２配線層、及び前記第１配線層と前記第２配線層との間に配置された第１誘電体層を含む第１コンデンサと、
前記第１スイッチング素子、前記第２スイッチング素子、及び前記第１コンデンサが内蔵された基板と、
前記第１配線層に接続され、第１電圧が印加される第３配線層と、
前記第２配線層に接続され、前記第１電圧よりも高い第２電圧が印加される第４配線層と、
前記第２電極及び前記第４電極に接続され、前記第１電圧以上前記第２電圧以下の範囲の第３電圧が印加される第５配線層と
を備え、
前記第１コンデンサは、前記第１スイッチング素子と前記第２スイッチング素子との間に配置され、
前記第３電極は、第１方向において、前記第１電極と向かい合って配置され、
前記第４電極は、前記第１方向において、前記第２電極と向かい合って配置され、且つ前記第２電極に直列に接続される、
半導体装置。
続きを表示（約 1,400 文字）【請求項２】
前記第１電極及び前記第２電極は、前記第１方向と交差する第２方向において、互いに対向して配置され、
前記第３電極及び前記第４電極は、前記第２方向において、互いに対向して配置される、
請求項１記載の半導体装置。
【請求項３】
前記第１誘電体層の厚さは、前記第１スイッチング素子の厚さよりも薄く、且つ前記第２スイッチング素子の厚さよりも薄い、
請求項１記載の半導体装置。
【請求項４】
前記第１誘電体層は、シリコンまたはチタン酸バリウムを含む、
請求項１記載の半導体装置。
【請求項５】
前記第２配線層の表面の面積は、前記第１スイッチング素子の前記表面の面積よりも大きく、
前記第１配線層の表面の面積は、前記第２スイッチング素子の前記表面の面積よりも大きい、
請求項１記載の半導体装置。
【請求項６】
前記第２配線層は、前記第２スイッチング素子よりも前記第１方向と交差する第２方向に沿って突出しており、
前記第１配線層は、前記第１スイッチング素子よりも前記第２方向に沿って突出している、
請求項１記載の半導体装置。
【請求項７】
前記第２配線層及び前記第４配線層に接続された第６配線層
を更に備え、
前記第１スイッチング素子の裏面は、少なくとも１つの第１ビアを介して前記第６配線層に接続され、
前記第２スイッチング素子の裏面は、少なくとも１つの第２ビアを介して前記第３配線層に接続される、
請求項１記載の半導体装置。
【請求項８】
表面に第５電極及び第６電極が設けられた第３スイッチング素子と、
表面に第７電極及び第８電極が設けられた第４スイッチング素子と、
前記第７電極に接続された第７配線層、前記第５電極に接続された第８配線層、及び前記第７配線層と前記第８配線層との間に配置された第２誘電体層を含む第２コンデンサと、
前記第７配線層に接続され、前記第１電圧が印加される第９配線層と、
前記第８配線層に接続され、前記第２電圧が印加される第１０配線層と
を更に備え、
前記第３スイッチング素子、前記第４スイッチング素子、及び前記第２コンデンサは、前記基板に内蔵され、
前記第５配線層は、前記第６電極及び前記第８電極に接続され、
前記第２コンデンサは、前記第３スイッチング素子と前記第４スイッチング素子との間に配置され、
前記第７電極は、前記第１方向において、前記第５電極と向かい合って配置され、
前記第８電極は、前記第１方向において、前記第６電極と向かい合って配置され、且つ前記第６電極に直列に接続される、
請求項１記載の半導体装置。
【請求項９】
前記第５配線層の表面の面積は、前記第３配線層の表面の面積よりも小さい、
請求項１記載の半導体装置。
【請求項１０】
前記第１スイッチング素子及び前記第２スイッチング素子は、ｎチャネルＭＯＳＦＥＴ、ｐチャネルＭＯＳＦＥＴ、ＧａＮトランジスタ、ＳｉＣ（炭化ケイ素）トランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、及びＪＦＥＴのうちの少なくとも１つを含む、
請求項１記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
電力の変換及び制御を行う半導体装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２００４－３４３０２１号公報
特開２００６－０３２５０７号公報
特許第５４４７４５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ノイズを低減できる半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、表面に第１電極及び第２電極が設けられた第１スイッチング素子と、表面に第３電極及び第４電極が設けられた第２スイッチング素子と、第３電極に接続された第１配線層、第１電極に接続された第２配線層、及び第１配線層と第２配線層との間に配置された第１誘電体層を含む第１コンデンサと、第１スイッチング素子、第２スイッチング素子、及び第１コンデンサが内蔵された基板と、第１配線層に接続され、第１電圧が印加される第３配線層と、第２配線層に接続され、第１電圧よりも高い第２電圧が印加される第４配線層と、第２電極及び第４電極に接続され、第１電圧以上第２電圧以下の範囲の第３電圧が印加される第５配線層とを備える。第１コンデンサは、第１スイッチング素子と第２スイッチング素子との間に配置される。第３電極は、第１方向において、第１電極と向かい合って配置される。第４電極は、第１方向において、第２電極と向かい合って配置され、且つ第２電極に直列に接続される。
【図面の簡単な説明】
【０００６】
第１実施形態に係る半導体装置の回路構成の一例を示す回路図。
第１実施形態に係る半導体装置の適用例を示す回路図。
第１実施形態に係る半導体装置における各スイッチング素子の構成の一例を示す回路図。
第１実施形態に係る半導体装置の構造の一例を示す斜視図。
第１実施形態に係る半導体装置の断面構造の一例を示す断面図。
第１実施形態に係る半導体装置の断面構造の他の一例を示す断面図。
第１実施形態に係る半導体装置の平面構造の一例を示す、図５及び図６のａ－ａ線の位置から見た平面図。
第１実施形態に係る半導体装置の平面構造の一例を示す、図５及び図６のｂ－ｂ線の位置から見た平面図。
第１実施形態に係る半導体装置の平面構造の一例を示す、図５及び図６のｃ－ｃ線の位置から見た平面図。
第１実施形態に係る半導体装置の平面構造の一例を示す、図５及び図６のｄ－ｄ線の位置から見た平面図。
第１実施形態に係る半導体装置の高周波電流経路を示す図。
第２実施形態に係る半導体装置の回路構成の一例を示す回路図。
第２実施形態に係る半導体装置における各スイッチング素子の構成の一例を示す回路図。
第２実施形態に係る半導体装置の断面構造の一例を示す断面図。
第２実施形態に係る半導体装置の断面構造の他の一例を示す断面図。
第２実施形態に係る半導体装置の平面構造の一例を示す、図１４及び図１５のａ－ａ線の位置から見た平面図。
第２実施形態に係る半導体装置の平面構造の一例を示す、図１４及び図１５のｂ－ｂ線の位置から見た平面図。
第２実施形態に係る半導体装置の平面構造の一例を示す、図１４及び図１５のｃ－ｃ線の位置から見た平面図。
第２実施形態に係る半導体装置の平面構造の一例を示す、図１４及び図１５のｄ－ｄ線の位置から見た平面図。
第２実施形態に係る半導体装置の高周波電流経路、及び高周波電流により生じる磁束を示す図。
第３実施形態に係る半導体装置の回路構成の一例を示す回路図。
第３実施形態に係る半導体装置における各スイッチング素子の構成の一例を示す回路図。
第３実施形態に係る半導体装置の断面構造の一例を示す断面図。
第３実施形態に係る半導体装置の断面構造の他の一例を示す断面図。
第３実施形態に係る半導体装置の高周波電流経路を示す図。
第４実施形態に係る半導体装置の回路構成の一例を示す回路図。
第４実施形態に係る半導体装置における各スイッチング素子の構成の一例を示す回路図。
第４実施形態に係る半導体装置の断面構造の一例を示す断面図。
第４実施形態に係る半導体装置の断面構造の他の一例を示す断面図。
第４実施形態に係る半導体装置の高周波電流経路、及び高周波電流により生じる磁束を示す図。
【発明を実施するための形態】
【０００７】
以下、実施形態について図面を参照して説明する。図面の寸法及び比率は、必ずしも現実のものと同一とは限らない。なお、以下の説明において、略同一の機能及び構成を有する構成要素は同一符号を付され、繰り返しの説明は省略される場合がある。同様の構成を有する要素同士を特に区別する場合、同一符号の末尾に、互いに異なる文字または数字を付加する場合がある。また、ある実施形態についての記述は全て、明示的にまたは自明的に排除されない限り、別の実施形態の記述としても当てはまる。
【０００８】
１．第１実施形態
第１実施形態に係る半導体装置について説明する。以下では、２つのスイッチング素子を交互に駆動することにより、電力の変換及び制御を行う半導体装置を例に挙げて説明する。本実施形態に係る半導体装置は、例えば、ＡＣ－ＤＣコンバータ、ＤＣ－ＡＣインバータ、及びＤＣ－ＤＣコンバータ等に適用される。
【０００９】
１．１半導体装置の回路構成
半導体装置の回路構成について、図１を用いて説明する。図１は、半導体装置の回路構成の一例を示す回路図である。
【００１０】
半導体装置１は、例えば、電源モジュールである。半導体装置１は、制御端子Ｔ１及びＴ２、ドライバ回路１１及び１２、入出力端子Ｔ３、Ｔ４、及びＴ５、スイッチング素子１３及び１４、並びにコンデンサ１５を含む。
（【００１１】以降は省略されています）

関連特許