特許ウォッチ

公開番号2025174698
公報種別公開特許公報(A)
公開日2025-11-28
出願番号2024081209
出願日2024-05-17
発明の名称半導体装置
出願人ルネサスエレクトロニクス株式会社
代理人弁理士法人筒井国際特許事務所
主分類H10D 30/66 20250101AFI20251120BHJP()
要約【課題】ゲート電極(トレンチ)とパンチスルーストッパ層との合わせずれに対する高いロバスト性を有するワイドバンドギャップ半導体装置を提供する。
【解決手段】技術的思想は、平面を構成するX方向およびY方向のうちのY方向に延在するトレンチがX方向に所定の間隔で配置されていることを前提として、平面を構成するX方向およびY方向のそれぞれに周期性を有するパターンからパンチスルーストッパ層の平面形状を構成することである。
【選択図】図8
特許請求の範囲【請求項１】
シリコンよりもバンドギャップの大きなワイドバンドギャップ半導体材料から構成される第１導電型のエピタキシャル層と、
前記エピタキシャル層内に形成された複数のトレンチと、
前記複数のトレンチ内にゲート絶縁膜を介して形成された複数のゲート電極と、
前記エピタキシャル層内に形成され、かつ、前記複数のトレンチよりも深い位置に形成され、かつ、前記第１導電型とは反対の第２導電型であるパンチスルーストッパ層と、
を備える、半導体装置であって、
平面視において、前記パンチスルーストッパ層は、互いに隣り合う第１部分および第２部分を含み、
平面視において、前記第１部分および前記第２部分のそれぞれは、平面形状が互いに同一である第１パターンを有し、
前記第１パターンは、１または複数のサブパターンからなり、
平面視において、前記第１パターンを構成する前記１または複数のサブパターンのそれぞれは、前記複数のゲート電極のいずれかと部分的に重なっている、半導体装置。
続きを表示（約 930 文字）【請求項２】
請求項１に記載の半導体装置において、
前記パンチスルーストッパ層の平面形状は、前記第１パターンを単位パターンとする繰り返しからなる幾何学模様を構成する。
【請求項３】
請求項１に記載の半導体装置において、
前記第１パターンは、直線、矩形、円形あるいは曲線のいずれかを含む前記１または複数のサブパターンから構成されている。
【請求項４】
請求項１に記載の半導体装置において、
前記第１パターンは、平面充填可能なパターンから構成され、
前記平面充填可能なパターンとは、有限種類の平面図形を使用して、重なることなく、かつ、隙間なく面を敷き詰めることが可能なパターンである。
【請求項５】
請求項４に記載の半導体装置において、
前記第１パターンは、複数のサブパターンから構成され、
前記複数のサブパターンは、複数の単一図形の組み合わせから構成される。
【請求項６】
請求項４に記載の半導体装置において、
前記第１パターンは、複数のサブパターンから構成され、
前記複数のサブパターンは、複数種類の図形の組み合わせから構成される。
【請求項７】
請求項１に記載の半導体装置において、
前記複数のゲート電極のそれぞれは、第１方向に延在し、
平面視において、前記第１パターンを構成する前記１または複数のサブパターンのそれぞれは、前記第１方向と交差する第２方向に延在する。
【請求項８】
請求項１に記載の半導体装置において、
前記第１部分および前記第２部分のそれぞれは、平面視において前記第１パターンを囲むリング形状の第２パターンを有する。
【請求項９】
請求項８に記載の半導体装置において、
前記第１パターンは、前記第２パターンと接続されている。
【請求項１０】
請求項９に記載の半導体装置において、
前記第１パターンおよび前記第２パターンには、グランド電位が供給される。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば、シリコンよりもバンドギャップの大きなワイドバンドギャップ半導体材料を使用した半導体装置に適用して有効な技術に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
特開２０１９－１１７８５９号公報（特許文献１）は、ドリフト層とは逆導電型の半導体領域をトレンチよりも深いドリフト層内に形成する技術を記載している。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－１１７８５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
シリコンよりもバンドギャップの大きなワイドバンドギャップ半導体材料をエピタキシャル層に使用した半導体装置がある。このワイドバンドギャップ半導体装置では、バンドギャップが大きいことに起因して、エピタキシャル層の厚さを薄くしても、エピタキシャル層の耐圧を高くできる。すなわち、ワイドバンドギャップ半導体装置は、互いにトレードオフの関係にあるオン抵抗の低減と耐圧の向上を両立できる。
【０００５】
したがって、ワイドバンドギャップ半導体装置は、動作電圧を高くできる。ただし、例えば、エピタキシャル層内に形成されたトレンチにゲート絶縁膜を介してゲート電極を充填する構造の電界効果トランジスタを含むワイドバンドギャップ半導体装置では、動作電圧を高くするにしたがって、トレンチ底部の角部近傍における電界強度が高くなる。この結果、トレンチ内に形成されたゲート絶縁膜の絶縁破壊が生じるおそれがある。
【０００６】
このことから、ワイドバンドギャップ半導体装置では、トレンチ底部近傍における電界集中を抑制する必要がある。このため、エピタキシャル層とは逆導電型のパンチスルーストッパ層をトレンチよりも深いエピタキシャル層内に形成することが検討されている。
【０００７】
この点に関し、本発明者は、トレンチ内に形成されたゲート電極と、エピタキシャル層内に形成されたパンチスルーストッパ層との合わせずれが、ワイドバンドギャップ半導体装置の特性変動を引き起こす要因となることを新規に見出した。
【０００８】
このことから、ゲート電極とパンチスルーストッパ層との合わせずれに対する高いロバスト性（堅牢性とも呼ぶ）を有する半導体装置が望まれている。
【０００９】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになる。
【課題を解決するための手段】
【００１０】
一実施の形態における半導体装置は、平面を構成するＸ方向およびＹ方向のうちのＹ方向に延在するトレンチがＸ方向に所定の間隔で配置されていることを前提として、平面を構成するＸ方向およびＹ方向のそれぞれに周期性を有するパターンから平面形状が構成されているパンチスルーストッパ層を含む。
【発明の効果】
（【００１１】以降は省略されています）

関連特許