特許ウォッチ

公開番号2025170070
公報種別公開特許公報(A)
公開日2025-11-14
出願番号2025149089,2021197811
出願日2025-09-09,2021-12-06
発明の名称半導体装置の製造方法
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人ゆうあい特許事務所
主分類H01L 21/301 20060101AFI20251107BHJP(基本的電気素子)
要約【課題】端部における沿面放電を抑制しつつ、端部領域における絶縁膜の剥離およびこれに起因する異物発生が抑制された半導体装置の製造方法を実現する。
【解決手段】半導体装置の製造方法は、半導体ウェハWを用意し、半導体ウェハに主電流の経路となる活性領域110を複数形成し、複数の活性領域110を区画する格子状のダイシング領域Dを形成することを含む。また、ダイシング領域Dにブレードを用いて垂直クラックCを形成し、半導体ウェハWのうち垂直クラックCの形成面の反対面から半導体ウェハWを押圧し、垂直クラックCを起点に半導体ウェハWを劈開させて分割し、個片化することを含む。ダイシング領域Dの形成においては、ダイシング領域Dを最表面から応力緩和膜20、絶縁膜19、半導体ウェハWの順に積層された構成とする。垂直クラックCの形成においては、応力緩和膜20の側から半導体ウェハWの表層に垂直クラックCを形成する。
【選択図】図1
特許請求の範囲【請求項１】
半導体装置の製造方法であって、
半導体ウェハ（Ｗ）を用意することと、
前記半導体ウェハに主電流の経路となる活性領域（１１０）を複数形成することと、
複数の前記活性領域を区画する格子状のダイシング領域（Ｄ）を形成することと、
前記ダイシング領域にブレードを用いて垂直クラック（Ｃ）を形成することと、
前記垂直クラックを形成した後、前記半導体ウェハのうち前記垂直クラックを形成した面の反対面から前記半導体ウェハを押圧し、前記垂直クラックを起点として前記半導体ウェハを分割して個片化することと、を含み、
前記ダイシング領域を形成することにおいては、前記ダイシング領域を最表面から応力緩和膜（２０）、絶縁膜（１９）、前記半導体ウェハの順に積層された構成とし、
前記垂直クラックを形成することにおいては、前記応力緩和膜の側から前記半導体ウェハの表層に前記垂直クラックを形成し、
前記半導体ウェハを個片化することにおいては、前記垂直クラックを起点として前記半導体ウェハを劈開させる、半導体装置の製造方法。
続きを表示（約 360 文字）【請求項２】
前記ダイシング領域を形成することにおいては、前記絶縁膜をＳｉＯ
２
で構成する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ダイシング領域を形成することにおいては、前記応力緩和膜を前記絶縁膜よりも厚い構成とする、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記半導体ウェハを用意することにおいては、ＳｉＣで構成された前記半導体ウェハを用意する、請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
前記ダイシング領域を形成することにおいては、前記応力緩和膜をビッカース硬度が１００ＨＶ未満であるアルミニウム合金材料またはポリイミドで構成する、請求項４に記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
近年、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのパワー半導体装置の分野では、炭化珪素（ＳｉＣ）を半導体材料として用いたものの開発が進められている。ＳｉＣは、シリコンに比べて低オン抵抗や高耐圧である一方で、シリコンよりも硬いため、ＳｉＣによりなる半導体ウェハをブレードにより切断して個片化する際にブレードが傾くことがあり、個片化した半導体基板に歪みが生じる原因になりうる。
【０００３】
ＳｉＣを半導体材料として用いつつ、ダイシング時における不具合を抑制可能な半導体装置の構成としては、例えば特許文献１に記載のものが挙げられる。特許文献１に記載の半導体装置は、ＳｉＣで構成された半導体ウェハを個片化する際にブレードと接触する領域であるダイシング領域が膜のない構成となっている。
【先行技術文献】
【特許文献】
【０００４】
特開２０２０－４７６７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載の半導体装置は、ダイシング領域に膜のない構成、すなわち半導体基板の端部に絶縁膜が存在しない構成であるため、沿面放電が生じるおそれがある。また、絶縁膜を設けない構成とした場合、半導体装置の製造においてセルフアライン工程を利用できないため、マスクを用いた工程が増え、製造コストが増大する要因になりうる。
【０００６】
さて、半導体ウェハのダイシング手法としては、半導体ウェハのうちダイシング領域に個片化する起点となるクラックや溝を形成するスクライブ工程の後に、当該起点に圧力を加えて半導体ウェハを劈開し、個片化するブレイク工程を行う方法が知られている。以下、説明の簡便化のため、スクライブ工程およびその後のブレイク工程によりなるダイシング工程を「スクライブ・ブレイク工程」と称する。スクライブ・ブレイク工程は、上記したブレードによる切断手法に比べて、ダイシング領域における加工幅が小さく、ブレードの負荷も小さくなるため、シリコンのほか、ＳｉＣ等の硬い半導体材料を用いた半導体装置への適用も検討されている。
【０００７】
スクライブ・ブレイク工程により個片化される半導体装置における沿面放電の抑制のため、ダイシング領域に絶縁膜を有する構成を本発明者らが鋭意検討をした結果、スクライブ工程にてダイシング領域の絶縁膜の剥離やこれに伴う異物が生じることが判明した。
【０００８】
本発明は、上記の点に鑑み、半導体基板の端部での沿面放電を抑制しつつ、スクライブ工程におけるダイシング領域での絶縁膜の剥離およびこれに伴う異物発生を抑制可能な構成の半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の半導体装置の製造方法は、半導体装置の製造方法であって、半導体ウェハ（Ｗ）を用意することと、半導体ウェハに主電流の経路となる活性領域（１１０）を複数形成することと、複数の活性領域を区画する格子状のダイシング領域（Ｄ）を形成することと、ダイシング領域にブレードを用いて垂直クラック（Ｃ）を形成することと、垂直クラックを形成した後、半導体ウェハのうち垂直クラックを形成した面の反対面から半導体ウェハを押圧し、垂直クラックを起点として半導体ウェハを分割して個片化することと、を含み、ダイシング領域を形成することにおいては、ダイシング領域を最表面から応力緩和膜（２０）、絶縁膜（１９）、半導体ウェハの順に積層された構成とし、垂直クラックを形成することにおいては、応力緩和膜の側から半導体ウェハの表層に垂直クラックを形成し、半導体ウェハを個片化することにおいては、垂直クラックを起点として半導体ウェハを劈開させる。
【００１０】
この半導体装置の製造方法は、半導体ウェハのダイシング領域を最表面から応力緩和膜、絶縁膜、半導体ウェハの順、または最表面から絶縁性材料で構成された応力緩和膜、半導体ウェハの順で積層された構成とする工程を含む。その後、応力緩和膜の側からスクライブ工程により絶縁膜および半導体ウェハの表層に垂直クラックを形成し、当該垂直クラックを起点としてブレイク工程により半導体ウェハを個片化することで半導体装置を製造する。これにより、応力緩和膜を介して絶縁膜または絶縁膜を兼ねる応力緩和膜を介してブレードが半導体ウェハを押圧するため、スクライブ工程において絶縁膜または絶縁膜を兼ねる応力緩和膜の剥離およびこれに伴う異物発生が抑制される。そのため、半導体基板の端部における沿面放電を抑制しつつも、絶縁膜または絶縁膜を兼ねる応力緩和膜の剥離および異物発生を抑制可能な構成の半導体装置を製造することができる。
（【００１１】以降は省略されています）

関連特許