特許ウォッチ

公開番号2025169201
公報種別公開特許公報(A)
公開日2025-11-12
出願番号2025072658
出願日2025-04-24
発明の名称集積回路装置の製造方法
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H10B 12/00 20230101AFI20251105BHJP()
要約【課題】電気的特性及び信頼度が向上した集積回路装置の製造方法を提供する。
【解決手段】本発明による集積回路装置の製造方法は、セルアレイ領域及び周辺回路領域を含む基板を準備する段階と、セルアレイ領域及び周辺回路領域上に導電層を形成する段階と、導電層上にキャッピング絶縁層を形成する段階と、セルアレイ領域において、キャッピング絶縁層をエッチングマスクとして用いてダイレクトコンタクト及びビットラインを形成する段階と、ビットライン及びダイレクトコンタクトの両側壁を覆うスペーサ構造物を形成する段階と、ダイレクトコンタクトとビットラインとの間、及び互いに隣接するビットラインの間に埋め込みコンタクトを形成する段階と、セルアレイ領域及び周辺回路領域を覆う絶縁スペーサを形成する段階と、周辺回路領域において、絶縁スペーサをエッチングマスクとして用いてゲート構造物を形成する段階と、を有する。
【選択図】図3A

特許請求の範囲【請求項１】
セルアレイ領域及び周辺回路領域を含む基板を準備する段階と、
前記セルアレイ領域及び前記周辺回路領域上に導電層を形成する段階と、
前記導電層上にキャッピング絶縁層を形成する段階と、
前記セルアレイ領域において、前記キャッピング絶縁層をエッチングマスクとして用いてダイレクトコンタクト及びビットラインを形成する段階と、
前記ビットライン及び前記ダイレクトコンタクトの両側壁を覆うスペーサ構造物を形成する段階と、
前記ダイレクトコンタクトと前記ビットラインとの間、及び互いに隣接する前記ビットラインの間に埋め込みコンタクトを形成する段階と、
前記セルアレイ領域及び前記周辺回路領域を覆う絶縁スペーサを形成する段階と、
前記周辺回路領域において、前記絶縁スペーサをエッチングマスクとして用いてゲート構造物を形成する段階と、を有することを特徴とする集積回路装置の製造方法。
続きを表示（約 1,500 文字）【請求項２】
前記キャッピング絶縁層を形成する段階は、
前記導電層上に第１キャッピング層を形成する段階と、
前記第１キャッピング層上に、前記第１キャッピング層と選択比を有するマスク層を形成する段階と、を含むことを特徴とする請求項１に記載の集積回路装置の製造方法。
【請求項３】
前記ダイレクトコンタクト及びビットラインを形成する段階は、前記ダイレクトコンタクト及び前記ビットライン上に、第１キャッピングパターン及びマスクパターンを形成する段階を含むことを特徴とする請求項２に記載の集積回路装置の製造方法。
【請求項４】
前記埋め込みコンタクトを形成する段階は、前記マスクパターンの上面及び前記埋め込みコンタクトの上面が同一平面をなすように形成する段階を含むことを特徴とする請求項３に記載の集積回路装置の製造方法。
【請求項５】
前記絶縁スペーサを形成する段階は、前記ビットラインを覆う前記第１キャッピングパターンが露出するように前記マスクパターンを取り除く段階を含み、
前記絶縁スペーサが段差を有するように形成することを特徴とする請求項４に記載の集積回路装置の製造方法。
【請求項６】
前記ゲート構造物を形成する段階は、前記ゲート構造物を覆い、前記セルアレイ領域に残存する前記絶縁スペーサ上に第２キャッピング層を形成する段階を含むことを特徴とする請求項１に記載の集積回路装置の製造方法。
【請求項７】
前記第１キャッピング層及びマスク層は、酸化物、窒化物、酸窒化物、又はそれらの組み合わせを含むことを特徴とする請求項２に記載の集積回路装置の製造方法。
【請求項８】
前記周辺回路領域において、前記ゲート構造物の両側にコンタクトプラグを形成する段階と、
前記埋め込みコンタクト及び前記コンタクトプラグと接続されるランディングパッドを形成する段階と、をさらに有することを特徴とする請求項６に記載の集積回路装置の製造方法。
【請求項９】
前記ランディングパッドを形成する段階は、
前記ゲート構造物及び前記第２キャッピング層を覆う上部絶縁層を形成する段階と、
前記上部絶縁層、前記第２キャッピング層、及び前記絶縁スペーサを貫通するリセスを形成する段階と、
前記リセスを充填する前記ランディングパッドを形成する段階と、を含むことを特徴とする請求項８に記載の集積回路装置の製造方法。
【請求項１０】
セルアレイ領域及び周辺回路領域を含む基板を準備する段階と、
前記セルアレイ領域及び前記周辺回路領域上に導電層を形成する段階と、
前記導電層上に単一膜からなる第１キャッピング層を形成する段階と、
前記セルアレイ領域において、前記第１キャッピング層をエッチングマスクとして用いて、ダイレクトコンタクト、ビットライン、及び前記ダイレクトコンタクト及び前記ビットライン上に配置されるキャッピングパターンを形成する段階と、
前記ビットライン及び前記ダイレクトコンタクトの両側壁を覆うスペーサ構造物を形成する段階と、
前記ダイレクトコンタクトと前記ビットラインとの間、及び互いに隣接する前記ビットラインの間に埋め込みコンタクトを形成する段階と、
前記セルアレイ領域及び前記周辺回路領域を覆う絶縁スペーサを形成する段階と、
前記周辺回路領域において、前記絶縁スペーサをエッチングマスクとして用いてゲート構造物を形成する段階と、を有することを特徴とする集積回路装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、集積回路装置の製造方法に関し、特に、ビットラインを含む集積回路素子の製造方法に関する。
続きを表示（約 4,300 文字）【背景技術】
【０００２】
集積回路素子のダウンスケーリングによって、集積回路素子を具現するための個々の微細回路パターンのサイズは、さらに減少している。
また、集積回路素子が高集積化されるにつれて、ビットラインの線幅が狭くなり、ビットラインの間にコンタクトを形成するための工程の難易度が高くなっている、という問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は上記従来の集積回路装置の製造方法における課題に鑑みてなされたものであって、本発明の目的は、電気的特性及び信頼度が向上した集積回路装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を達成するためになされた本発明による集積回路装置の製造方法は、セルアレイ領域及び周辺回路領域を含む基板を準備する段階と、前記セルアレイ領域及び前記周辺回路領域上に導電層を形成する段階と、前記導電層上にキャッピング絶縁層を形成する段階と、前記セルアレイ領域において、前記キャッピング絶縁層をエッチングマスクとして用いてダイレクトコンタクト及びビットラインを形成する段階と、前記ビットライン及び前記ダイレクトコンタクトの両側壁を覆うスペーサ構造物を形成する段階と、前記ダイレクトコンタクトと前記ビットラインとの間、及び互いに隣接する前記ビットラインの間に埋め込みコンタクトを形成する段階と、前記セルアレイ領域及び前記周辺回路領域を覆う絶縁スペーサを形成する段階と、前記周辺回路領域において、前記絶縁スペーサをエッチングマスクとして用いてゲート構造物を形成する段階と、を有することを特徴とする。
【０００５】
また、上記目的を達成するためになされた本発明による集積回路装置の製造方法は、セルアレイ領域及び周辺回路領域を含む基板を準備する段階と、前記セルアレイ領域及び前記周辺回路領域上に導電層を形成する段階と、前記導電層上に単一膜からなる第１キャッピング層を形成する段階と、前記セルアレイ領域において、前記第１キャッピング層をエッチングマスクとして用いて、ダイレクトコンタクト、ビットライン、及び前記ダイレクトコンタクト及び前記ビットライン上に配置されるキャッピングパターンを形成する段階と、前記ビットライン及び前記ダイレクトコンタクトの両側壁を覆うスペーサ構造物を形成する段階と、前記ダイレクトコンタクトと前記ビットラインとの間、及び互いに隣接する前記ビットラインの間に埋め込みコンタクトを形成する段階と、前記セルアレイ領域及び前記周辺回路領域を覆う絶縁スペーサを形成する段階と、前記周辺回路領域において、前記絶縁スペーサをエッチングマスクとして用いてゲート構造物を形成する段階と、を有することを特徴とする。
【０００６】
また、本発明の実施形態による集積回路装置は、セルアレイ領域及び周辺回路領域を含む基板と、前記基板の前記セルアレイ領域上で、前記基板の上面に平行な一方向に延長されるビットラインと、前記基板上に形成されたダイレクトコンタクトホール内で、前記基板の活性領域と接続されるダイレクトコンタクトと、前記ダイレクトコンタクトと前記ビットラインとの間、又は互いに隣接する前記ビットラインの間に配置される埋め込みコンタクトと、前記ビットライン及び前記ダイレクトコンタクトの両側壁を覆うスペーサ構造物と、前記ビットラインを覆って単一膜からなる第１キャッピングパターンと、前記第１キャッピングパターン及び前記埋め込みコンタクトを覆う絶縁スペーサと、前記基板の前記周辺回路領域上で、前記基板上に配置されるゲート構造物と、前記ゲート構造物の側面に配置されるコンタクトプラグと、を含むことを特徴とする。
【発明の効果】
【０００７】
本発明に係る集積回路装置の製造方法によれば、第２キャッピング層を形成する工程がビットラインを形成する工程後に実行されることにより、ゲート構造物及びゲート構造物を覆う第２キャッピング層を形成する工程で発生するビットラインの劣化を防止し、集積回路装置の特性を改善することができる。
又、ゲート構造物を形成する工程をビットライン及び埋め込みコンタクトを形成する工程後に実行することにより、集積回路装置の電気的特性及び信頼度が向上する。
又、セルアレイ領域のビットラインの形成工程及び埋め込みコンタクトの形成工程後に周辺回路領域のゲート構造物の形成工程を実行することで、セルアレイ領域のビットラインの形成工程及び埋め込みコンタクトの形成工程のみを考慮して第１キャッピング層の高さを設計することができ、第１キャッピング層の高さを比較例の場合より低く調節することができるので、工程難易度が減少する。
【図面の簡単な説明】
【０００８】
本発明の実施形態による集積回路装置の概略構成を示すレイアウト図である。
図１のＩＩ部分の拡大レイアウト図である。
図２のＡ－Ａ’線に沿って切断した断面図である。
図２のＢ－Ｂ’線に沿って切断した断面図である。
図３ＡのＥＸ１部分の拡大断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＡ－Ａ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＢ－Ｂ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＡ－Ａ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＡ－Ａ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＢ－Ｂ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＡ－Ａ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＢ－Ｂ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＡ－Ａ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＢ－Ｂ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＡ－Ａ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＢ－Ｂ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＡ－Ａ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＢ－Ｂ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＡ－Ａ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＢ－Ｂ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＡ－Ａ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＡ－Ａ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＢ－Ｂ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＡ－Ａ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＢ－Ｂ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＡ－Ａ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＢ－Ｂ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＡ－Ａ’線に沿って切断した断面に対応する断面図である。
本発明の実施形態による集積回路装置の製造方法を説明するための断面図であって、図２のＢ－Ｂ’線に沿って切断した断面に対応する断面図である。
【発明を実施するための形態】
【０００９】
次に、本発明に係る集積回路装置の製造方法を実施するための形態の具体例を図面を参照しながら説明する。
図面上の同じ構成要素については同じ参照符号を使用し、それらに関連する重複説明は省略する。
【００１０】
図１は、本発明の実施形態による集積回路装置の概略構成を示すレイアウト図であり、図２は、図１のＩＩ部分の拡大レイアウト図であり、図３Ａは、図２のＡ－Ａ’線に沿って切断した断面図であり、図３Ｂは、図２のＢ－Ｂ’線に沿って切断した断面図であり、図４は、図３ＡのＥＸ１部分の拡大断面図である。
図１～図４を参照すると、集積回路装置１００は、セルアレイ領域ＭＣＡと周辺回路領域ＰＣＡとを含む基板１１０を含む。
（【００１１】以降は省略されています）

関連特許