特許ウォッチ

公開番号2025168774
公報種別公開特許公報(A)
公開日2025-11-12
出願番号2024073513
出願日2024-04-30
発明の名称半導体装置とその製造方法
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人快友国際特許事務所
主分類H10D 30/66 20250101AFI20251105BHJP()
要約【課題】絶縁層とGaN系基板の界面におけるホールのトラップを抑制し、外周耐圧領域の耐圧性能を向上する。
【解決手段】半導体装置であって、窒化ガリウム系半導体によって構成された半導体基板と、前記半導体基板の上面を覆う電極層と、前記半導体基板の前記上面であって前記電極層の周囲の領域を覆う絶縁層、を有する。前記半導体基板が、前記電極層と前記上面の接触領域の下側に位置する素子領域と、前記絶縁層と前記上面との接触領域の下側に位置する周辺耐圧領域を有する。前記周辺耐圧領域が、前記絶縁層に接するp型耐圧層と、前記p型耐圧層に対して下側から接するn型耐圧層、を有する。前記p型耐圧層が、前記絶縁層に接する上部p型耐圧層と、前記上部p型耐圧層に対して下側から接するとともに前記上部p型耐圧層よりも低いp型不純物濃度を有する下部p型耐圧層、を有する。
【選択図】図2
特許請求の範囲【請求項１】
半導体装置であって、
窒化ガリウム系半導体によって構成された半導体基板（１２）と、
前記半導体基板の上面を覆う電極層（１４）と、
前記半導体基板の前記上面であって前記電極層の周囲の領域を覆う絶縁層（１６）、
を有し、
前記半導体基板が、前記電極層と前記上面の接触領域の下側に位置する素子領域（２０）と、前記絶縁層と前記上面との接触領域の下側に位置する周辺耐圧領域（２２）を有し、
前記周辺耐圧領域が、
前記絶縁層に接するｐ型耐圧層（５０）と、
前記ｐ型耐圧層に対して下側から接するｎ型耐圧層（６０）、
を有し、
前記ｐ型耐圧層が、
前記絶縁層に接する上部ｐ型耐圧層（５０ａ）と、
前記上部ｐ型耐圧層に対して下側から接し、前記上部ｐ型耐圧層よりも低いｐ型不純物濃度を有する下部ｐ型耐圧層（５０ｂ）、
を有する半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記上部ｐ型耐圧層におけるｐ型不純物の活性化率が、前記下部ｐ型耐圧層におけるｐ型不純物の活性化率よりも低い、請求項１に記載の半導体装置。
【請求項３】
前記上部ｐ型耐圧層におけるｐ型不純物の活性化率が９０％以下である、請求項２に記載の半導体装置。
【請求項４】
前記素子領域から前記半導体基板の外周端に向かう方向において前記ｐ型耐圧層が間隔を空けて複数配置されている、請求項１～３のいずれか一項に記載の半導体装置。
【請求項５】
前記上部ｐ型耐圧層の下側に、前記素子領域から前記半導体基板の外周端に向かう方向において前記下部ｐ型耐圧層が間隔を空けて複数配置されている、請求項１～３のいずれか一項に記載の半導体装置。
【請求項６】
前記下部ｐ型耐圧層が、高濃度ｐ型層（５１）と前記高濃度ｐ型層よりもｐ型不純物濃度が低い低濃度ｐ型層（５２）を有し、
前記上部ｐ型耐圧層の下側に、前記素子領域から前記半導体基板の外周端に向かう方向において前記高濃度ｐ型層と前記低濃度ｐ型層が隣接して配置されている、
請求項１～３のいずれか一項に記載の半導体装置。
【請求項７】
前記上部ｐ型耐圧層の厚さが、前記下部ｐ型耐圧層の厚さよりも小さい、請求項１～３のいずれか一項に記載の半導体装置。
【請求項８】
前記ｐ型耐圧層が、前記素子領域を囲むように環状に伸びている、請求項１～３のいずれか一項に記載の半導体装置。
【請求項９】
半導体装置の製造方法であって、
窒化ガリウム系半導体によって構成された半導体基板であって、特定領域と前記特定領域の周囲に位置する周辺領域を有し、前記周辺領域に前記半導体基板の上面に露出するｎ型耐圧層が設けられた前記半導体基板を準備する工程と、
前記ｎ型耐圧層内にｐ型不純物を注入することによって下部ｐ型耐圧層を形成する工程と、
前記半導体基板をアニールすることによって前記下部ｐ型耐圧層内のｐ型不純物を活性化する工程と、
前記アニールの後に、前記ｎ型耐圧層内であって前記上面と前記下部ｐ型耐圧層の間の範囲にｐ型不純物を注入することによって、前記上面に露出しているとともに前記下部ｐ型耐圧層よりもｐ型不純物濃度が高い上部ｐ型耐圧層を形成する工程と、
前記周辺領域内の前記上面に前記上部ｐ型耐圧層に接する絶縁層を形成する工程と、
前記特定領域内の前記上面に電極層を形成する工程、
を有する製造方法。

発明の詳細な説明【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置とその製造方法に関する。
続きを表示（約 1,900 文字）【０００２】
一般に、素子領域と周辺耐圧領域を有する半導体装置が知られている。素子領域内の半導体基板の上面には、電極層が設けられている。素子領域には、電極層に接続された半導体素子（例えば、トランジスタ、ダイオード等）が設けられている。外周耐圧領域内の半導体基板の上面は、絶縁層によって覆われている。外周耐圧領域には、絶縁層に接するｐ型耐圧層と、ｐ型耐圧層に対して下側から接するｎ型耐圧層が設けられている。ｐ型耐圧層とｎ型耐圧層の界面から空乏層が広がることで、外周耐圧領域で電位差を保持することができる。この種の半導体装置において、外周耐圧領域内で発生したホットホールが絶縁層とｐ型耐圧層の界面によってトラップされる場合がある。絶縁層とｐ型耐圧層の界面にホールがトラップされると、当該界面において界面準位密度及び正電荷密度が増加して、外周耐圧領域内で空乏層が伸展し難くなる。このため、界面にホールがトラップされると、外周耐圧領域の耐圧性能が低下する。
【０００３】
これに対し、特許文献１には、ｐ型耐圧層の上面に接する半絶縁層を設ける技術が開示されている。このように半絶縁層を設けると、半絶縁層とｐ型耐圧層の界面におけるホールのトラップを抑制できる。
【先行技術文献】
【特許文献】
【０００４】
特開２０１７－０９８４４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
窒化ガリウム系半導体によって構成されている半導体基板（以下、ＧａＮ系基板という）では、ホールは絶縁層とｐ型耐圧層の界面においてｐ型耐圧層側（すなわち、ＧａＮ系基板側）の領域にトラップされる。したがって、ＧａＮ系基板では、外周耐圧領域を覆う絶縁層として半絶縁層を用いても、ホールのトラップを抑制できない。また、半絶縁層は固定電荷を有するため、ＧａＮ系半導体基板において外周耐圧領域を覆う半絶縁層を設けると、外周耐圧領域の耐圧性能はむしろ低くなる。本明細書では、ＧａＮ系基板を有する半導体装置において、絶縁層とＧａＮ系基板の界面におけるホールのトラップを抑制し、外周耐圧領域の耐圧性能を向上する技術を提案する。
【課題を解決するための手段】
【０００６】
本明細書が開示する半導体装置は、窒化ガリウム系半導体によって構成された半導体基板と、前記半導体基板の上面を覆う電極層と、前記半導体基板の前記上面であって前記電極層の周囲の領域を覆う絶縁層、を有する。前記半導体基板が、前記電極層と前記上面の接触領域の下側に位置する素子領域と、前記絶縁層と前記上面との接触領域の下側に位置する周辺耐圧領域を有する。前記周辺耐圧領域が、前記絶縁層に接するｐ型耐圧層と、前記ｐ型耐圧層に対して下側から接するｎ型耐圧層、を有する。前記ｐ型耐圧層が、前記絶縁層に接する上部ｐ型耐圧層と、前記上部ｐ型耐圧層に対して下側から接するとともに前記上部ｐ型耐圧層よりも低いｐ型不純物濃度を有する下部ｐ型耐圧層、を有する。
【０００７】
なお、本明細書において、窒化ガリウム系半導体は、窒素とガリウムを含む化合物半導体を意味する。例えば、窒化ガリウム系半導体は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等である。
【０００８】
また、本明細書において、ｐ型不純物濃度は、活性化したｐ型不純物と活性化していないｐ型不純物の総和を半導体層の体積で除算した値を意味する。
【０００９】
例えば、Hidetoshi, M. et al (2023). Applied Physics Express 16, 105501に報告されているように、高濃度のｐ型ＧａＮと絶縁層との界面にはホールがトラップされ難い。本明細書が開示する半導体装置では、高いｐ型不純物濃度を有する上部ｐ型耐圧層が絶縁層に接しているので、絶縁層と半導体基板の界面におけるホールのトラップを抑制できる。したがって、この半導体装置では、ホールのトラップによる耐圧性能の低下が生じ難い。
【図面の簡単な説明】
【００１０】
実施例の半導体装置１０の平面図。
実施例の半導体装置１０の断面図（図１のＩＩ－ＩＩ線における断面図）。
ｐ型耐圧領域内におけるｐ型不純物濃度分布を示すグラフ。
加工前の半導体基板の断面図。
変形例の半導体装置の断面図。
変形例の半導体装置の断面図。
変形例の半導体装置の断面図。
変形例の半導体装置の断面図。
【発明を実施するための形態】
【実施例】
（【００１１】以降は省略されています）

関連特許