特許ウォッチ

公開番号2025156833
公報種別公開特許公報(A)
公開日2025-10-15
出願番号2024059544
出願日2024-04-02
発明の名称半導体装置及びその製造方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H01L 23/48 20060101AFI20251007BHJP(基本的電気素子)
要約【課題】リード端子の短縮化が可能な半導体装置及びその製造方法を提供する。
【解決手段】実施形態の半導体装置が備えるパッケージ20は、半導体チップ30の上方に設けられた上面20aと、半導体チップの下方に設けられた下面20bと、リード端子が突出した側面20cと、リード端子が突出していない側面20fとを有する。側面20cは、第1面20ca、第2面20cb、及び第3面20ccを有する。第1面20caは、パッケージの上面20aに連続し、パッケージの上面20aに対して斜め方向に設けられる。第2面20cbは、第1面20caに連続し、パッケージの上面20aに対して平行な方向に設けられる。第3面20ccは、第2面20cbに連続し、パッケージの上面20aに対して直交する方向に設けられる。第2側面20fは、パッケージの上面20aに対して斜め方向に設けられる。
【選択図】図5
特許請求の範囲【請求項１】
リードフレームと、
前記リードフレームの上方に設けられた半導体チップと、
前記半導体チップに電気的に接続された第１リード端子と、
前記半導体チップ、前記リードフレームの一部、及び前記第１リード端子の一部を包含するパッケージと、
を具備し、
前記パッケージは、前記半導体チップの上方に設けられた上面と、前記半導体チップの下方に設けられた下面と、前記上面と前記下面との間に設けられ、前記第１リード端子が突出した第１側面と、前記上面と前記下面との間に設けられ、前記第１リード端子が突出していない第２側面とを有し、
前記第１側面は、第１面、第２面、及び第３面を有し、
前記第１面は、前記パッケージの前記上面に連続し、前記パッケージの前記上面に対して斜め方向に設けられ、
前記第２面は、前記第１面に連続し、前記パッケージの前記上面に対して平行な方向に設けられ、
前記第３面は、前記第２面に連続し、前記パッケージの前記上面に対して直交する方向に設けられ、
前記第２側面は、前記パッケージの前記上面に対して斜め方向に設けられている半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記パッケージは、前記第１側面上に突出し、前記第１リード端子に隣接して設けられた第１部分を有し、
前記第１部分の上面は前記第２面に対応し、前記第１部分の側面は前記第３面に対応する請求項１に記載の半導体装置。
【請求項３】
前記パッケージの前記上面に対して直交する方向において、前記第１側面が有する前記第２面の位置は、前記第１リード端子の上面の位置と一致する請求項１に記載の半導体装置。
【請求項４】
前記パッケージの前記下面から前記第１側面が有する前記第２面までの距離は、前記パッケージの前記下面から前記第１リード端子の上面までの距離と一致する請求項１に記載の半導体装置。
【請求項５】
前記第１リード端子を含む複数のリード端子をさらに備え、
前記複数のリード端子は、前記第１側面上にある間隔で配列され、
前記第１部分は、前記複数のリード端子間に設けられている請求項２に記載の半導体装置。
【請求項６】
前記半導体チップに電気的に接続された第２リード端子をさらに備え、
前記パッケージは、前記パッケージの前記上面と前記下面との間に設けられ、前記第２リード端子が突出した第３側面と、前記上面と前記下面との間に設けられ、前記第２リード端子が突出していない第４側面とを有し、
前記第３側面は、第４面、第５面、及び第６面を有し、
前記第４面は、前記パッケージの前記上面に連続し、前記パッケージの前記上面に対して斜め方向に設けられ、
前記第５面は、前記第４面に連続し、前記パッケージの前記上面に対して平行な方向に設けられ、
前記第６面は、前記第５面に連続し、前記パッケージの前記上面に対して直交する方向に設けられ、
前記第４側面は、前記パッケージの前記上面に対して斜め方向に設けられている請求項１に記載の半導体装置。
【請求項７】
前記第３側面は前記第１側面と対向するように配置され、前記第４側面は前記第３側面と対向するように配置されている請求項６に記載の半導体装置。
【請求項８】
前記パッケージは、前記リードフレーム上の前記半導体チップを封止している請求項１に記載の半導体装置。
【請求項９】
前記パッケージ及び前記パッケージの前記第１部分は、樹脂を含む請求項２に記載の半導体装置。
【請求項１０】
前記第２側面は、
前記パッケージの前記上面に対して直交する方向において、前記パッケージの前記上面から前記第１部分の上面の位置まで、前記パッケージの前記上面に対して第１斜め方向に設けられ、
前記第１部分の前記上面の位置から前記パッケージの前記下面まで、前記パッケージの前記上面に対して、前記第１斜め方向と異なる第２斜め方向に設けられている請求項２に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
半導体チップを搭載した半導体パッケージを含む半導体装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２００３－１６３３２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
リード端子の短縮化が可能な半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、リードフレームと、前記リードフレームの上方に設けられた半導体チップと、前記半導体チップに電気的に接続された第１リード端子と、前記半導体チップ、前記リードフレームの一部、及び前記第１リード端子の一部を包含するパッケージとを具備する。前記パッケージは、前記半導体チップの上方に設けられた上面と、前記半導体チップの下方に設けられた下面と、前記上面と前記下面との間に設けられ、前記第１リード端子が突出した第１側面と、前記上面と前記下面との間に設けられ、前記第１リード端子が突出していない第２側面とを有する。前記第１側面は、第１面、第２面、及び第３面を有し、前記第１面は、前記パッケージの前記上面に連続し、前記パッケージの前記上面に対して斜め方向に設けられ、前記第２面は、前記第１面に連続し、前記パッケージの前記上面に対して平行な方向に設けられ、前記第３面は、前記第２面に連続し、前記パッケージの前記上面に対して直交する方向に設けられ、前記第２側面は、前記パッケージの前記上面に対して斜め方向に設けられている。
【図面の簡単な説明】
【０００６】
実施形態に係る半導体装置の外形形状を示す斜視図である。
実施形態に係る半導体装置の上面図である。
実施形態に係る半導体装置の第１側面図である。
実施形態に係る半導体装置の第２側面図である。
図３に示す半導体装置における部分Ａの拡大図である。
図４に示す半導体装置における部分Ｂの拡大図である。
実施形態に係る半導体装置のパッケージ内の構造を示す上面図である。
図７に示す半導体装置のVIII－VIII線に沿った断面図である。
図７に示す半導体装置のIX－IX線に沿った断面図である。
図７に示す半導体装置のX－X線に沿った断面図である。
実施形態に係る半導体装置の製造方法を示すフローチャートである。
実施形態に係る半導体装置の製造工程で用意されるリードフレームの平面図である。
実施形態に係る半導体装置の製造工程における上面図及び断面図である。
実施形態に係る半導体装置の製造工程における上面図及び断面図である。
実施形態に係る半導体装置の製造工程における上面図及び断面図である。
実施形態に係る半導体装置の製造工程における上面図及び断面図である。
実施形態に係る半導体装置の製造工程における上面図及び断面図である。
実施形態に係る半導体装置の製造工程における上面図及び断面図である。
実施形態に係る半導体装置の製造工程における金型の一部の配置を示す図である。
実施形態に係る半導体装置におけるパッケージとリード端子に関する寸法を示す図である。
実施形態に係る半導体装置におけるパッケージとリード端子に関する寸法を示す図である。
実施形態の変形例に係る半導体装置の第１側面図である。
実施形態の変形例に係る半導体装置の第２側面図である。
図２３に示す半導体装置における部分Ｃの拡大図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して実施形態について説明する。以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、以下に示す実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、構成部品の材質、形状、構造、及び配置等を下記のものに特定するものではない。
【０００８】
１．実施形態
１．１半導体装置の構成
実施形態の半導体装置１について説明する。図１は、実施形態に係る半導体装置１の外形形状を示す斜視図である。図１及び以降の図において、パッケージ２０の上面に平行な方向をＸ方向、パッケージ２０の上面に平行でかつＸ方向に直交する方向をＹ方向、パッケージ２０の上面（あるいは、ＸＹ面）に直交する方向をＺ方向とそれぞれ称する。
【０００９】
半導体装置１は、半導体パッケージを含み、例えば、プリント回路基板の実装面に実装可能な表面実装型のＳＯＰ（Small Outline Package）を含む。半導体装置１は、リード端子（あるいは、リードフレーム）１０、パッケージ２０、及び半導体チップ（あるいは、半導体素子）３０を備える。
【００１０】
リード端子１０は、半導体チップ３０の電極に電気的に接続されている。リード端子１０は、また外部に接続するための端子であり、例えば、プリント回路基板に設けられた回路に接続される。リード端子１０は、パッケージ２０から突出したリードフレームの一部であってもよい。
（【００１１】以降は省略されています）

関連特許