特許ウォッチ

公開番号2025149535
公報種別公開特許公報(A)
公開日2025-10-08
出願番号2024050251
出願日2024-03-26
発明の名称積層型フィルタ装置
出願人TDK株式会社
代理人インフォート弁理士法人,弁理士法人イトーシン国際特許事務所
主分類H03H 7/46 20060101AFI20251001BHJP(基本電子回路)
要約【課題】所望の特性を容易に実現することが可能な積層型フィルタ装置を実現する。
【解決手段】第2のフィルタ20は、インダクタL21およびキャパシタC211,C212を含む第1の共振器21と、インダクタL22およびキャパシタC221,C222を含む第2の共振器22とを含んでいる。キャパシタC211,C212を構成するための導体層531,532は、積層方向において、インダクタL21を構成するための柱状導体T1a,T1bおよび導体層641と電極112,116および導体層524との間に配置されている。キャパシタC221,C222を構成するための導体層533,534は、積層方向において、インダクタL22を構成するための柱状導体T2a,T2bおよび導体層642と電極112および導体層524との間に配置されている。
【選択図】図6
特許請求の範囲【請求項１】
第１の端子と、
第２の端子と、
回路構成上前記第１の端子と前記第２の端子との間に設けられ且つ互いに電磁結合するように構成された第１の共振器および第２の共振器と、
前記第１の端子、前記第２の端子、前記第１の共振器および前記第２の共振器を一体化するための積層体であって、積層された複数の誘電体層と複数の導体とを含む積層体とを備え、
前記第１の共振器は、互いに反対側に位置する第１端および第２端を有する第１のインダクタと、前記第１端に接続された第１のキャパシタと、前記第２端に接続された第２のキャパシタとを含み、
前記第２の共振器は、互いに反対側に位置する第３端および第４端を有する第２のインダクタと、前記第３端に接続された第３のキャパシタと、前記第４端に接続された第４のキャパシタとを含み、
前記複数の導体は、前記第１のインダクタを構成するための第１のインダクタ導体と、前記第２のインダクタを構成するための第２のインダクタ導体と、グランドに接続される少なくとも１つのグランド導体とを含み、
前記第１の端子および前記第２の端子は、前記積層体の外面に配置され、
前記少なくとも１つのグランド導体は、前記複数の誘電体層の積層方向において、前記第１のインダクタ導体および前記第２のインダクタ導体の各々の少なくとも一部よりも、前記第１の端子および前記第２の端子により近い位置に配置され、
前記複数の導体は、更に、前記第１のキャパシタを構成するための第１のキャパシタ導体と、前記第２のキャパシタを構成するための第２のキャパシタ導体と、前記第３のキャパシタを構成するための第３のキャパシタ導体と、前記第４のキャパシタを構成するための第４のキャパシタ導体とを含み、
前記第１のキャパシタ導体および前記第２のキャパシタ導体は、前記積層方向において、前記第１のインダクタ導体と前記少なくとも１つのグランド導体との間に配置され、
前記第３のキャパシタ導体および前記第４のキャパシタ導体は、前記積層方向において、前記第２のインダクタ導体と前記少なくとも１つのグランド導体との間に配置されていることを特徴とする積層型フィルタ装置。
続きを表示（約 1,200 文字）【請求項２】
前記第１のキャパシタ、前記第２のキャパシタ、前記第３のキャパシタおよび前記第４のキャパシタは、前記第１のキャパシタ導体、前記第２のキャパシタ導体、前記第３のキャパシタ導体、前記第４のキャパシタ導体および前記少なくとも１つのグランド導体によって構成されていることを特徴とする請求項１記載の積層型フィルタ装置。
【請求項３】
前記第１のインダクタ導体は、第１の導体層を含み、
前記第２のインダクタ導体は、第２の導体層を含むことを特徴とする請求項１記載の積層型フィルタ装置。
【請求項４】
前記第１のインダクタ導体は、更に、それぞれ前記積層方向に平行な方向に延在する複数の第１の柱状導体を含み、
前記第２のインダクタ導体は、更に、それぞれ前記積層方向に平行な方向に延在する複数の第２の柱状導体を含み、
前記複数の第１の柱状導体は、前記第１の導体層と前記第１のキャパシタ導体および前記第２のキャパシタ導体とを接続し、
前記複数の第２の柱状導体は、前記第２の導体層と前記第３のキャパシタ導体および前記第４のキャパシタ導体とを接続していることを特徴とする請求項３記載の積層型フィルタ装置。
【請求項５】
前記第１のキャパシタ導体、前記第２のキャパシタ導体、前記第３のキャパシタ導体および前記第４のキャパシタ導体は、前記積層方向において同じ位置に配置されていることを特徴とする請求項１記載の積層型フィルタ装置。
【請求項６】
前記第１の共振器と前記第２の共振器との間の主結合は、容量結合であることを特徴とする請求項１記載の積層型フィルタ装置。
【請求項７】
更に、前記第１のインダクタの前記第１端と前記第２のインダクタの前記第３端とを接続する第５のキャパシタを備えたことを特徴とする請求項１記載の積層型フィルタ装置。
【請求項８】
更に、前記第１のインダクタの前記第２端と前記第２のインダクタの前記第４端とを接続する第６のキャパシタを備えたことを特徴とする請求項７記載の積層型フィルタ装置。
【請求項９】
前記第１のインダクタの前記第１端は、回路構成上、前記第１のインダクタの前記第２端よりも前記第１の端子により近い位置にあり、
前記第２のインダクタの前記第３端は、回路構成上、前記第２のインダクタの前記第４端よりも前記第２の端子により近い位置にあり、
前記第５のキャパシタのキャパシタンスは、前記第６のキャパシタのキャパシタンスよりも大きいことを特徴とする請求項８記載の積層型フィルタ装置。
【請求項１０】
前記少なくとも１つのグランド導体は、複数のグランド導体であることを特徴とする請求項１記載の積層型フィルタ装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、複数の誘電体層を含む積層体を備えた積層型フィルタ装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
通信装置に用いられる電子部品の一つには、複数の共振器を備えたバンドパスフィルタがある。複数の共振器の各々は、例えば、インダクタとキャパシタを用いて構成されたＬＣ共振器である。
【０００３】
特に小型の通信装置に用いられるバンドパスフィルタには、小型化が求められる。小型化に適したバンドパスフィルタとしては、積層された複数の誘電体層と複数の導体層とを含む積層体を用いたものが知られている。
【０００４】
特許文献１には、誘電体基板と、２つの平板状の接地電極と、２つの接地電極の間に配置された複数の共振器とを備えたフィルタ装置が開示されている。複数の共振器は、インダクタと２つのキャパシタを含む共振器であって、ビアと２つのキャパシタ電極とを含む共振器を含んでいる。ビアは、２つのキャパシタ電極を接続すると共に、共振器のインダクタを構成する。２つのキャパシタ電極は、それぞれ、２つの接地電極と重なると共に、共振器の２つのキャパシタを構成する。
【先行技術文献】
【特許文献】
【０００５】
国際公開第２０２２／０５９３７３号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
積層体を用いて構成されたバンドパスフィルタでは、積層体内に複数のグランド導体層が設けられる場合がある。複数のグランド導体層は、それぞれ、導体を介してグランドに接続される。しかし、特許文献１に開示されたフィルタ装置のように、積層方向において互いに異なる位置に複数のグランド導体層が配置される場合には、複数のグランド導体層の各々からグランドに至る物理的な経路の長さが互いに異なってしまう。その結果、バンドパスフィルタの特性が、意図していたものと異なってしまうという問題があった。この問題は、特に、特許文献１のように、２つのグランド導体層の間に共振器を設けた場合に顕著になる。
【０００７】
本発明はかかる問題点に鑑みてなされたもので、その目的は、所望の特性を容易に実現することが可能な積層型フィルタ装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の積層型フィルタ装置は、第１の端子と、第２の端子と、回路構成上第１の端子と第２の端子との間に設けられ且つ互いに電磁結合するように構成された第１の共振器および第２の共振器と、第１の端子、第２の端子、第１の共振器および第２の共振器を一体化するための積層体であって、積層された複数の誘電体層と複数の導体とを含む積層体とを備えている。第１の共振器は、互いに反対側に位置する第１端および第２端を有する第１のインダクタと、第１端に接続された第１のキャパシタと、第２端に接続された第２のキャパシタとを含んでいる。第２の共振器は、互いに反対側に位置する第３端および第４端を有する第２のインダクタと、第３端に接続された第３のキャパシタと、第４端に接続された第４のキャパシタとを含んでいる。
【０００９】
複数の導体は、第１のインダクタを構成するための第１のインダクタ導体と、第２のインダクタを構成するための第２のインダクタ導体と、グランドに接続される少なくとも１つのグランド導体とを含んでいる。第１の端子および第２の端子は、積層体の外面に配置されている。少なくとも１つのグランド導体は、複数の誘電体層の積層方向において、第１のインダクタ導体および第２のインダクタ導体の各々の少なくとも一部よりも、第１の端子および第２の端子により近い位置に配置されている。
【００１０】
複数の導体は、更に、第１のキャパシタを構成するための第１のキャパシタ導体と、第２のキャパシタを構成するための第２のキャパシタ導体と、第３のキャパシタを構成するための第３のキャパシタ導体と、第４のキャパシタを構成するための第４のキャパシタ導体とを含んでいる。第１のキャパシタ導体および第２のキャパシタ導体は、積層方向において、第１のインダクタ導体と少なくとも１つのグランド導体との間に配置されている。第３のキャパシタ導体および第４のキャパシタ導体は、積層方向において、第２のインダクタ導体と少なくとも１つのグランド導体との間に配置されている。
【発明の効果】
（【００１１】以降は省略されています）

関連特許