特許ウォッチ

公開番号2025105993
公報種別公開特許公報(A)
公開日2025-07-10
出願番号2025077883,2023113657
出願日2025-05-08,2023-07-11
発明の名称フォトリレーを使った論理回路の構成方法、フォトリレーを使った論理回路、論理回路のシミュレータ及びプログラム
出願人株式会社GSEC
代理人弁理士法人南青山国際特許事務所
主分類H03K 17/78 20060101AFI20250703BHJP(基本電子回路)
要約【課題】高い信頼性を有するフォトリレーを使った論理回路を提供すること。
【解決手段】論理関数の入力に応じた抵抗からなる第1の抵抗群及び第2の抵抗群を有し、前記第1の抵抗群の抵抗を論理関数の論理値が1の入力に応じて当該抵抗を介して電源電圧を前記フォトリレーの入力側の一方の端子に供給し、前記第2の抵抗群の抵抗を前記論理関数の論理値が0の入力に応じて当該抵抗を介して接地とし、前記フォトリレーの入力側の両端子間に並列に接続するように抵抗網を構成し、前記論理関数の入力に応じた論理値が前記フォトリレーの出力側の導通関数となるように、前記抵抗網をしきい論理の関数に基づき構成する。
【選択図】図2
特許請求の範囲【請求項１】
フォトリレーと、
前記フォトリレーの入力側の一端と電源との間に介挿され及び／又は前記フォトリレーの入力側の両端と並列に接続され、抵抗と
論理回路の入力に応じて
導通・非導通に切り替わるスイッチ部とが直列に接続された一対の抵抗とスイッチ部とを具備し、
前記論理回路
の出力が
前記フォトリレーの出力側の導通関数と
して得られるように、複数の前記一対の抵抗とスイッチ部を組み合わせて構成し、
前記スイッチ部は、導通時に前記抵抗を前記電源側に接続し、非導通時に前記抵抗を接地側に接続する
フォトリレーを使った論理回路。
続きを表示（約 160 文字）【請求項２】
請求項１に記載のフォトリレーを使った論理回路であって、
複数の前記フォトリレーを有し、
前記論理回路の出力が前記フォトリレーの出力側の導通関数として得られるように、複数の前記一対の抵抗とスイッチ部と前記複数のフォトリレーを組み合わせて構成した
フォトリレーを使った論理回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、フォトリレーを使った論理回路の構成方法、フォトリレーを使った論理回路、論理回路のシミュレータ及びプログラムに関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
論理回路は通常半導体素子によって構成される。このような技術としては、例えば特許文献２の他、多数の公知文献が存在する。
【先行技術文献】
【特許文献】
【０００３】
特開平９－９８０８１号公報
特開２０２２－０４４８１３号公報
【非特許文献】
【０００４】
ｈｔｔｐｓ：／／ｗｗｗ．ｓｉｇｎａｌ．ｃｏ．ｊｐ／ｐｒｏｄｕｃｔｓ／ｒａｉｌｗａｙ／ｆａｑ／ｆａｑ０9/
Ｙ．Ｋｏｇａ，Ｙ．ＳｕｚｕｋｉａｎｄＫ．Ｍｉｚｕｋａｍｉ，"ＬｏｇｉｃＥｌｅｍｅｎｔｓｆｏｒＦａｉｌ－ＳａｆｅＣｉｒｃｕｉｔＤｅｓｉｇｎ"，ＩＥＥE, ＦＴＣＳ－１０，ｐｐ３５１－３５３，（１９８０）.
水上, 古賀：半導体によるフェイルセーフ論理回路の一実現法，電気情報通信学会論文誌， J６５－D, No.１２,pp「〇で囲んだ１」１５５０－１５５７, （１９８２）.
Ｓ．Ｍｕｒｏｇａ， "ＴｈｒｅｓｈｏｌｄＬｏｇｉｃｓＡＮＤＩｔｓＡｐｐｌｉｃａｔｉｏｎｓ",ＪｏｈｎＷｉｌｅｙ＆Ｓｏｎｓ, （１９７２）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者等は、フォトリレーを使って論理回路を構成することを検討している。半導体素子によって構成される論理回路の出力でフォトリレーを導通・非導通とする構成が考えられるが、過酷な環境等においては信頼性の点で問題がある。
【０００６】
かかる課題を解決するため、本発明は、高い信頼性を有するフォトリレーを使った論理回路の構成方法及びフォトリレーを使った論理回路を提供することを目的とする。
【０００７】
また、本発明は、この種の論理回路をより簡単にかつ視覚を通じてより直感的なシミュレーションが可能な論理回路のシミュレータ及びプログラムを提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係るフォトリレーを使った論理回路の構成方法は、論理関数の入力に応じた抵抗からなる第１の抵抗群及び第２の抵抗群を有し、第１の抵抗群の抵抗を論理関数の論理値が１の入力に応じて当該抵抗を介して電源電圧をフォトリレーの入力側の一方の端子に供給し、第２の抵抗群の抵抗を論理関数の論理値が０の入力に応じて当該抵抗を介して接地とし、フォトリレーの入力側の両端子間に並列に接続するように抵抗網を構成し、前記論理関数の入力に応じた論理値が前記フォトリレーの出力側の導通関数となるように、前記抵抗網を下記のしきい論理の関数ｆ（ｘ）に基づき構成する。
【０００９】
TIFF
2025105993000002.tif
50
106
【００１０】
ここで
ｔ：フォトリレーの電気的エネルギのしきい値
wi：重みとしての各抵抗の抵抗値
ｘi：各抵抗を論理関数の論理値１に相当する電源電圧の入力とする第１の抵抗群の抵抗とするか、各抵抗を論理値０に相当する接地を入力とする第２の抵抗群の抵抗とするかの変数
本発明に係るフォトリレーを使った論理回路の構成方法では、前記フォトリレーの出力側の導通関数によるネットワークを用いて論理回路を階層構造化してもよい。
（【００１１】以降は省略されています）

関連特許