特許ウォッチ

公開番号2025100591
公報種別公開特許公報(A)
公開日2025-07-03
出願番号2025062645,2022538485
出願日2025-04-04,2021-07-12
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H03K 5/08 20060101AFI20250626BHJP(基本電子回路)
要約【課題】消費電力が低減された半導体装置を提供する。
【解決手段】差動回路と、ラッチ回路と、を有する半導体装置であって、差動回路はチャネル形成領域に酸化物半導体を含むトランジスタを有し、ラッチ回路は、チャネル形成領域に単体の半導体または化合物半導体を含むトランジスタを有する。差動回路とラッチ回路は、互いに重なる領域を有する。
【選択図】図1
特許請求の範囲【請求項１】
差動回路と、ラッチ回路と、を有し、
前記差動回路は、第１トランジスタと、第２トランジスタと、第３トランジスタと、第４トランジスタと、第５トランジスタと、を有し、
前記ラッチ回路は、第６トランジスタと、第７トランジスタと、第８トランジスタと、第９トランジスタと、第１０トランジスタと、第１１トランジスタと、第１２トランジスタと、を有し、
前記第１トランジスタと、前記第２トランジスタと、前記第３トランジスタと、前記第４トランジスタと、前記第５トランジスタと、前記第１１トランジスタと、前記第１２トランジスタとは、チャネル形成領域に酸化物半導体を含み、
前記第６トランジスタと、前記第７トランジスタと、前記第８トランジスタと、前記第９トランジスタと、前記第１０トランジスタとは、チャネル形成領域に単体の半導体または化合物半導体を含み、
前記第１トランジスタのソースまたはドレインの一方は第１端子と電気的に接続され、
前記第１トランジスタのソースまたはドレインの他方は、前記第３トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第２トランジスタのソースまたはドレインの一方は前記第１端子と電気的に接続され、
前記第２トランジスタのソースまたはドレインの他方は、前記第４トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第３トランジスタのソースまたはドレインの他方、および前記第４トランジスタのソースまたはドレインの他方は、前記第５トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１トランジスタのゲートおよび前記第２トランジスタのゲートは第２端子と電気的に接され、
前記第３トランジスタのゲートは第３端子と電気的に接され、
前記第４トランジスタのゲートは第４端子と電気的に接され、
前記第５トランジスタのゲートは第５端子と電気的に接され、
前記第５トランジスタのソースまたはドレインの他方は、第６端子と電気的に接続され、
前記第６トランジスタのソースまたはドレインの一方は第７端子と電気的に接続され、
前記第６トランジスタのソースまたはドレインの他方は、前記第７トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第７トランジスタのソースまたはドレインの他方は、前記第９トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第８トランジスタのソースまたはドレインの一方は、前記第６トランジスタのソースまたはドレインの他方と電気的に接続され、
前記第６トランジスタのゲートは第８端子と電気的に接続され、
前記第８トランジスタのソースまたはドレインの他方は、前記第１０トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第７トランジスタのゲートおよび前記第９トランジスタのゲートは、前記第１０トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第８トランジスタのゲートおよび前記第１０トランジスタのゲートは、前記第９トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１１トランジスタのソースまたはドレインの一方は、第９端子、および前記第９トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１２トランジスタのソースまたはドレインの一方は、第１０端子、および前記第１０トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第９トランジスタのソースまたはドレインの他方、前記第１０トランジスタのソースまたはドレインの他方、前記第１１トランジスタのソースまたはドレインの他方、および前記第１２トランジスタのソースまたはドレインの他方は、第１１端子と電気的に接続され、
前記第１１トランジスタのゲートは、前記第３トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１２トランジスタのゲートは、前記第４トランジスタのソースまたはドレインの一方と電気的に接続された、半導体装置。
続きを表示（約 370 文字）【請求項２】
請求項１において、
前記第１トランジスタと、前記第２トランジスタと、前記第３トランジスタと、前記第４トランジスタと、前記第５トランジスタと、前記第１１トランジスタと、前記第１２トランジスタとは、第１の層に配置され、
前記第６トランジスタと、前記第７トランジスタと、前記第８トランジスタと、前記第９トランジスタと、前記第１０トランジスタとは、第２の層に配置され、
前記第１の層は、前記第２の層の上方に配置される、半導体装置。
【請求項３】
請求項１または請求項２において、
前記酸化物半導体は、インジウムまたは亜鉛の少なくとも一方を含む、半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記単体の半導体はシリコンである、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、半導体装置に関する。
続きを表示（約 1,500 文字）【０００２】
本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【０００３】
より具体的には、本明細書で開示する本発明の一態様の技術分野として、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、信号処理装置、プロセッサ、電子機器、システム、それらの駆動方法、それらの製造方法、またはそれらの検査方法を一例として挙げることができる。なお本発明の一態様は、上記の技術分野に限定されない。
【背景技術】
【０００４】
２つのアナログ信号、もしくは、１つのアナログ信号と基準信号の比較結果をＨｉｇｈまたはＬｏｗの２値データとして出力するコンパレータが知られている。コンパレータは、連続型コンパレータと同期型（ダイナミック型）コンパレータが知られている。連続型コンパレータは待機期間中も電流が流れる。同期型コンパレータは、プリチャージ期間と評価期間を切り替えながら動作し、必要なときにのみ電流が流れる。よって、同期型コンパレータは、連続型コンパレータよりも消費電力が少ない。
【０００５】
また、コンパレータは、アナログ情報（「アナログ信号」ともいう。）をデジタル情報（「デジタル信号」ともいう。）に変換するアナログ－デジタル変換回路（ＡＤＣ：Ａｎａｌｏｇ－ｔｏ－ＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ）などにも用いられる。
【０００６】
コンパレータなどの半導体装置は、Ｓｉ（シリコン）など１種類の元素を主成分として用いる単体の半導体や、Ｇａ（ガリウム）とＡｓ（ヒ素）など複数種類の元素を主成分として用いる化合物半導体などを用いて作製される。さらに近年、金属酸化物の一種である酸化物半導体が注目されている。
【０００７】
酸化物半導体では、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ－ａｘｉｓａｌｉｇｎｅｄｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出されている（非特許文献１および非特許文献２参照）。
【０００８】
非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術が開示されている。
【先行技術文献】
【非特許文献】
【０００９】
Ｓ．Ｙａｍａｚａｋｉｅｔａｌ．， “ＳＩＤＳｙｍｐｏｓｉｕｍＤｉｇｅｓｔｏｆＴｅｃｈｎｉｃａｌＰａｐｅｒｓ”，２０１２，ｖｏｌｕｍｅ４３，ｉｓｓｕｅ１，ｐ．１８３－１８６
Ｓ．Ｙａｍａｚａｋｉｅｔａｌ．， “ＪａｐａｎｅｓｅＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ”，２０１４，ｖｏｌｕｍｅ５３，Ｎｕｍｂｅｒ４Ｓ，ｐ．０４ＥＤ１８－１－０４ＥＤ１８－１０
【発明の概要】
【発明が解決しようとする課題】
【００１０】
コンパレータなどの半導体装置には、さらなる消費電力の低減が求められている。Ｓｉプロセスでは、微細化により漏れ電流が増加しやすく、消費電力の低減が難しい。また、漏れ電流の増加は、入力データの保持期間が短くなるという問題も生じやすい。また、微細化により電源電圧が小さくなると、半導体装置に入力する信号の振幅も小さくする必要がある。入力電圧の振幅が小さいと、コンパレータを用いたＡＤＣの分解能低下に繋がる。
（【００１１】以降は省略されています）

関連特許