特許ウォッチ

公開番号2025078794
公報種別公開特許公報(A)
公開日2025-05-20
出願番号2025035285,2024034797
出願日2025-03-06,2012-09-28
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H03K 19/00 20060101AFI20250513BHJP(基本電子回路)
要約【課題】消費電力を小さくでき、トランジスタ数が少ない半導体装置を提供する。
【解決手段】ソース及びドレインの一方が第1の配線と電気的に接続され、ソース及びド
レインの他方が第2の配線と電気的に接続された第1のトランジスタと、ソース及びドレ
インの一方が第1の配線と電気的に接続され、ゲートが第1のトランジスタのゲートと電
気的に接続された第2のトランジスタと、一方の電極が第3の配線と電気的に接続され、
他方の電極が第2のトランジスタのソース及びドレインの他方と電気的に接続された容量
素子と、を有する。
【選択図】図16
特許請求の範囲【請求項１】
第１乃至第５のトランジスタと、容量素子と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、出力信号線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記出力信号線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、電源線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、第１の信号線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記電源線と電気的に接続され、
前記第４のトランジスタのゲートは、第２の信号線と電気的に接続され、
前記容量素子の電極の一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の電極の他方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記電源線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタがオンし、前記第３のトランジスタのソース又はドレインの他方に供給される電位が前記第３のトランジスタのチャネル形成領域を介して前記第１のトランジスタのゲートに供給されることによって前記第１のトランジスタがオンし、前記第１のトランジスタがオンすることによって前記第１の配線の電位が前記出力信号線に出力され、
前記第２のトランジスタがオンすることによって前記電源線の電位が前記出力信号線に出力される半導体装置。
続きを表示（約 900 文字）【請求項２】
第１乃至第５のトランジスタと、容量素子と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、出力信号線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記出力信号線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、電源線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、第１の信号線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記電源線と電気的に接続され、
前記第４のトランジスタのゲートは、第２の信号線と電気的に接続され、
前記容量素子の電極の一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の電極の他方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記電源線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタがオンし、前記第３のトランジスタのソース又はドレインの他方に供給される電位が前記第３のトランジスタのチャネル形成領域を介して前記第１のトランジスタのゲートに供給されることによって前記第１のトランジスタがオンし、前記第１のトランジスタがオンすることによって前記第１の配線の電位が前記出力信号線に出力され、
前記第２のトランジスタがオンすることによって前記電源線の電位が前記出力信号線に出力され、
前記第１乃至第７のトランジスタは、同じ導電型である半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、半導体装置及び表示装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
液晶表示装置やＥＬ表示装置等の表示装置の大型化に伴い、より付加価値の高い表示装置
の開発が進められている。特に、表示装置の駆動回路を一導電型のトランジスタのみを用
いて構成する技術開発が活発に進められている（特許文献１、非特許文献１参照）。
【０００３】
図１７（Ａ）は、特許文献１において開示された駆動回路を示す。特許文献１の駆動回路
は、トランジスタＭ１、トランジスタＭ２、トランジスタＭ３及びトランジスタＭ４によ
って構成されている。信号ＩＮがハイレベルである場合には、トランジスタＭ１がオフに
なり、トランジスタＭ２、トランジスタＭ３及びトランジスタＭ４がオンになる。そして
、信号ＯＵＴはハイレベルになる。一方、信号ＩＮがロウレベルである場合には、トラン
ジスタＭ１がオンになり、トランジスタＭ２及びトランジスタＭ４がオフになり、トラン
ジスタＭ３が一旦オンになった後にオフになる。そして、信号ＯＵＴはロウレベルになる
。
【０００４】
図１７（Ｂ）は、非特許文献１において開示された駆動回路を示す。非特許文献１の駆動
回路は、トランジスタＭ１１乃至トランジスタＭ１９、及び容量素子Ｃ１１等によって構
成される。信号ＩＮがハイレベルである場合には、トランジスタＭ１２、トランジスタＭ
１４、トランジスタＭ１６及びトランジスタＭ１７がオンになり、トランジスタＭ１１、
トランジスタＭ１３及びトランジスタＭ１５がオフになり、トランジスタＭ１８及びトラ
ンジスタＭ１９が一旦オンになった後にオフになる。そして、信号ＯＵＴがロウレベルに
なる。一方、信号ＩＮがロウレベルである場合には、トランジスタＭ１２、トランジスタ
Ｍ１４、トランジスタＭ１６、トランジスタＭ１７及びトランジスタＭ１８がオフになり
、トランジスタＭ１１、トランジスタＭ１５及びＭ１９がオンになり、トランジスタＭ１
３が一旦オンになった後にオフになる。そして、信号ＯＵＴがハイレベルになる。
【先行技術文献】
【特許文献】
【０００５】
特開２００２－３２８６４３号公報
【非特許文献】
【０００６】
ＥｒｉＦｕｋｕｍｏｔｏ，ＴｏｓｈｉａｋｉＡｒａｉ，ＮａｒｉｈｉｒｏＭｏｒｏｓａｗａ，ＫａｚｕｈｉｋｏＴｏｋｕｎａｇａ，ＹａｓｕｈｉｒｏＴｅｒａｉ，ＴａｋａｓｈｉｇｅＦｕｊｉｍｏｒｉａｎｄＴａｔｓｕｙａＳａｓａｏｋａ、「ＨｉｇｈＭｏｂｉｌｉｔｙＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＴＦＴｆｏｒＣｉｒｃｕｉｔＩｎｔｅｇｒａｔｉｏｎｏｆＡＭ－ＯＬＥＤ」、ＩＤＷ’１０、ｐｐ．６３１－６３４
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の駆動回路では、信号ＩＮがハイレベルになると、トランジスタＭ３とトラン
ジスタＭ４との双方がオンになっていた。したがって、信号ＩＮがハイレベルとなる期間
においては、電位ＶＤＤが供給される配線からトランジスタＭ３及びトランジスタＭ４を
順に介して電位ＶＳＳが供給される配線に電流が流れ続けるため、消費電力が大きくなっ
ていた。
【０００８】
また、特許文献１の駆動回路では、信号ＩＮがハイレベルとなる期間において、トランジ
スタＭ１のゲートの電位をトランジスタＭ１がオフになる程度まで下げる必要があった。
そのために、トランジスタＭ４のＷ（Ｗ：チャネル幅）／Ｌ（Ｌ：チャネル長）をトラン
ジスタＭ３のＷ／Ｌよりも十分に大きくする必要があったが、これは必ずしも容易ではな
い。なぜなら、トランジスタＭ３のＷ／Ｌを大きくすると、トランジスタＭ４のＷ／Ｌも
大きくする必要があるため、レイアウト面積が増大するからである。したがって、信号Ｉ
Ｎがハイレベルとなる期間において、トランジスタＭ３がオンになり、電位ＶＤＤをトラ
ンジスタＭ１のゲートに供給する場合、トランジスタＭ１のゲートの電位が所定の電位に
達するまでの時間が長くなっていた。これにより、トランジスタＭ１がオンになるタイミ
ングが遅くなり、またトランジスタＭ１のＶｇｓが小さくなるため、信号ＯＵＴの立ち上
がり時間が長くなっていた。よって、信号ＯＵＴに遅延又はなまり等が生じていた。
【０００９】
また、非特許文献１の駆動回路では、特許文献１の駆動回路と比較しても明らかなように
、多数のトランジスタ及び容量素子等の素子を必要としていた。
【００１０】
そこで、本発明の一態様では、回路の配線間にトランジスタを介して流れる電流を抑え、
回路の消費電力を小さくすることを課題の一とする。また、回路からの出力信号の立ち上
がり時間を短くし、出力信号の遅延又はなまりを抑えることを課題の一とする。また、回
路のトランジスタ及び容量素子等の素子数を減らすことを課題の一とする。また、新規の
回路構成を提供することを課題の一とする。なお、課題は効果と表裏一体の関係にあり、
本明細書等で効果を述べる場合には、その効果に対応する課題が存在することは自明な事
項である。逆に、本明細書等で課題を述べる場合には、その課題に対応する効果を奏する
ことは自明な事項である。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許