特許ウォッチ

公開番号2025061043
公報種別公開特許公報(A)
公開日2025-04-10
出願番号2025001916,2021538508
出願日2025-01-06,2020-07-22
発明の名称記憶装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10B 12/00 20230101AFI20250403BHJP()
要約【課題】信頼性の高い記憶装置を提供する。
【解決手段】第1方向に延在する第1導電体の側面に、第1導電体側から見て、第1絶縁体と、第1半導体と、第2絶縁体と、第2半導体と、第3絶縁体とを順に設ける。第1導電体に、第1絶縁体、第1半導体、第2絶縁体、第2半導体、および第3絶縁体を介して第2導電体と重なる第1領域と、第1絶縁体、第1半導体、第2絶縁体、第2半導体、および第3絶縁体を介して第3導電体と重なる第2領域を設ける。第2領域において、第1絶縁体と第1半導体の間に第4導電体を設ける。
【選択図】図1
特許請求の範囲【請求項１】
第１トランジスタの第１ゲート電極として機能する領域を有する第１導電体と、
容量素子の第１電極として機能する領域を有する第２導電体と、
第２トランジスタの第１ゲート電極として機能する領域を有する第３導電体と、
前記第２トランジスタの第２ゲート電極として機能する領域を有する第４導電体と、
前記第１トランジスタの第１ゲート絶縁膜として機能する領域を有する第１絶縁体と、
前記第１トランジスタの第２ゲート絶縁膜として機能する領域と、前記第２トランジスタの第２ゲート絶縁膜として機能する領域と、を有する第２絶縁体と、
前記第２トランジスタの第１ゲート絶縁膜として機能する領域を有する第３絶縁体と、
第４絶縁体と、
前記第１トランジスタのチャネル形成領域を有する第１半導体と、
前記第１トランジスタの第２ゲート電極及び前記容量素子の第２電極として機能する領域と、前記第２トランジスタのチャネル形成領域と、を有する第２半導体と、を有し、
前記第１導電体は第１方向に延在し、
前記第１導電体の前記第１方向に延在する側面において、
前記第１絶縁体は、前記第１導電体と接する領域と、
前記第１半導体は、前記第１絶縁体と接する領域と、
前記第２絶縁体は、前記第１半導体と接する領域と、
前記第２半導体は、前記第２絶縁体と接する領域と、
前記第３絶縁体は、前記第２半導体と接する領域と、
前記第１導電体は、第１領域と、第２領域と、を有し、
前記第１領域において、前記第２導電体は、前記第３絶縁体と接する領域を有し、
前記第２領域において、前記第３導電体は、前記第３絶縁体と接する領域を有し、
前記第２領域において、前記第４導電体は、前記第１絶縁体と前記第１半導体との間に位置する領域を有し、
前記第４絶縁体の前記第１方向に延在する側面において、前記第４絶縁体は、前記第１導電体と接する領域と、前記第１絶縁体と接する領域と、前記第１半導体と接する領域と、前記第２絶縁体と接する領域と、前記第２半導体と接する領域と、前記第３絶縁体と接する領域と、前記第２導電体と接する領域と、前記第３導電体と接する領域と、前記第４導電体と接する領域と、を有する記憶装置。
続きを表示（約 170 文字）【請求項２】
前記第１半導体が酸化物半導体であり、
前記第２半導体が酸化物半導体である、
請求項１に記載の記憶装置。
【請求項３】
前記第１半導体は、インジウムまたは亜鉛の少なくとも一方を含み、
前記第２半導体は、インジウムまたは亜鉛の少なくとも一方を含む、
請求項２に記載の記憶装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、半導体装置に関する。
続きを表示（約 1,800 文字）【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタやダイオードなどの半導体素子や、半導体素子を含む回路は半導体装置である。また、表示装置、発光装置、照明装置、電気光学装置、記憶装置、撮像装置、通信装置および電子機器などは、半導体素子や半導体回路を含む場合がある。また、表示装置、発光装置、照明装置、電気光学装置、記憶装置、撮像装置、通信装置および電子機器なども、半導体装置と呼ばれる場合がある。
【背景技術】
【０００４】
近年、扱われるデータ量の増大に伴って、より大きな記憶容量を有する半導体装置が求められている。単位面積あたりの記憶容量を増加させるためには、メモリセルを積層して形成することが有効である（特許文献１、特許文献２参照）。メモリセルを積層して設けることにより、単位面積当たりの記憶容量をメモリセルの積層数に応じて増加させることができる。特許文献３および特許文献４では、酸化物半導体を用いた記憶装置が開示されている。特許文献５では、電荷格納層として酸化物半導体を用いた半導体メモリが開示されている。
【０００５】
また、非特許文献１では、結晶性酸化物半導体として、ＣＡＡＣ－ＩＧＺＯが開示されている。また、非特許文献１では、ＣＡＡＣ－ＩＧＺＯの成長メカニズムなども開示されている。
【先行技術文献】
【特許文献】
【０００６】
米国特許公開２０１１／００６５２７０Ａ１公報
米国特許第９６３４０９７Ｂ２公報
特開２０１８－２０７０３８
特開特開２０１９－８８６２
特開２０１８－１５７２０５
【非特許文献】
【０００７】
ＮｏｂｏｒｕＫｉｍｉｚｕｋａａｎｄＳｈｕｎｐｅｉＹａｍａｚａｋｉ、「ＰＨＹＳＩＣＳＡＮＤＴＥＣＨＮＯＬＯＧＹＯＦＣＲＹＳＴＡＬＬＩＮＥＯＸＩＤＥＳＥＭＩＣＯＮＤＵＣＴＯＲＣＡＡＣ－ＩＧＺＯ」ＦＵＮＤＡＭＥＮＴＡＬＳ（米国）、Ｗｉｌｅｙ－ＳＩＤＳｅｒｉｅｓｉｎＤｉｓｐｌａｙＴｅｃｈｎｏｌｏｇｙ、２０１７、ｐ．９４－９７
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１、および特許文献２においては、記憶素子（メモリセルともいう）が複数積層しており、これらが直列に接続することで、三次元構造のメモリセルアレイ（メモリストリングともいう）を構成している。
【０００９】
特許文献１においては、柱状に設けられた半導体が、電荷蓄積層を有する絶縁体と接している。特許文献２においては、柱状に設けられた半導体が、トンネル誘電体として機能する絶縁体と接している。特許文献１および特許文献２ともに、メモリセルへの情報の書き込みは、絶縁体を介して電荷を引き抜きおよび注入することによって行われる。この場合、半導体と絶縁体が接する界面に、トラップセンターが形成される場合がある。トラップセンターは、電子を捕獲し、トランジスタのしきい値電圧を変動させる場合がある。よって、記憶装置の信頼性に悪影響を及ぼす恐れがある。
【００１０】
本発明の一形態は、信頼性の高い記憶装置を提供することを課題の一とする。また、本発明の一形態は、記憶容量の大きい記憶装置を提供することを課題の一とする。また、本発明の一形態は、占有面積が小さい記憶装置を提供することを課題の一とする。また、本発明の一形態は、製造コストの低い記憶装置を提供することを課題の一とする。また、本発明の一形態は、信頼性の高い半導体装置を提供することを課題の一とする。また、本発明の一形態は、製造コストの低い半導体装置を提供することを課題の一とする。また、本発明の一形態は、新規な半導体装置を提供することを課題の一とする。
（【００１１】以降は省略されています）

関連特許