特許ウォッチ

公開番号2025060254
公報種別公開特許公報(A)
公開日2025-04-10
出願番号2023170870
出願日2023-09-29
発明の名称時間デジタル変換装置、測距装置、および移動体
出願人キヤノン株式会社
代理人弁理士法人大塚国際特許事務所
主分類G01S 7/4865 20200101AFI20250403BHJP(測定;試験)
要約【課題】時間デジタル変換装置における誤計測を防止するために有利な技術を提供する。
【解決手段】時間デジタル変換回路は、第1計測ブロックおよび1又は複数の第2計測ブロックを備え、前記第1計測ブロックは、開始信号の活性化に応じて制御信号を活性化し、かつ、前記開始信号の活性化から共通クロック信号の第1エッジまでの時間を計測し、前記第2計測ブロックは、前記制御信号の活性化によってイネーブルされる下位計測回路および上位計測回路を含み、前記下位計測回路は、停止信号の活性化から前記共通クロック信号の第2エッジまでの時間を計測し、前記上位計測回路は、前記第1エッジから前記第2エッジまでの時間を計測する。
【選択図】図2
特許請求の範囲【請求項１】
第１計測ブロックおよび１又は複数の第２計測ブロックを備え、
前記第１計測ブロックは、開始信号の活性化に応じて制御信号を活性化し、かつ、前記開始信号の活性化から共通クロック信号の第１エッジまでの時間を計測し、
前記第２計測ブロックは、前記制御信号の活性化によってイネーブルされる下位計測回路および上位計測回路を含み、
前記下位計測回路は、停止信号の活性化から前記共通クロック信号の第２エッジまでの時間を計測し、前記上位計測回路は、前記第１エッジから前記第２エッジまでの時間を計測する、
ことを特徴とする時間デジタル変換回路。
続きを表示（約 1,600 文字）【請求項２】
前記第１計測ブロックは、前記開始信号の活性化に応じて前記制御信号を活性化させる第１制御回路と、前記開始信号の活性化から前記第１エッジまでの時間を計測する計測回路とを含む、
ことを特徴とする請求項１に記載の時間デジタル変換回路。
【請求項３】
前記第１制御回路は、前記制御信号を前記共通クロック信号に従って同期化した信号を第２制御信号として出力し、
前記第２計測ブロックは、第２制御回路を含み、
前記第２制御回路は、前記制御信号の活性化に続いて前記第２制御信号が活性化されることに応じて前記上位計測回路に計測を開始させ、
前記制御信号が活性化された状態で前記停止信号が活性化されることに応じて前記下位計測回路に計測を開始させる、
ことを特徴とする請求項２に記載の時間デジタル変換回路。
【請求項４】
前記第２制御回路は、前記第２エッジに応答して前記上位計測回路に計測を終了させる、
ことを特徴とする請求項３に記載の時間デジタル変換回路。
【請求項５】
前記第２制御回路は、前記第２エッジに応答して前記下位計測回路に計測を終了させる、
ことを特徴とする請求項３に記載の時間デジタル変換回路。
【請求項６】
前記第１制御回路は、前記開始信号の活性化に応じて前記共通クロック信号に非同期で前記制御信号を活性化させる第１検出回路と、前記制御信号の活性化に応じて前記共通クロック信号に同期して前記第２制御信号を活性化させる第２検出回路と、を含み、
前記第２検出回路は、前記制御信号の活性化の次に到来する前記共通クロック信号の第３エッジに応答して前記制御信号を取り込む第１フリップフロップと、前記第１フリップフロップの出力を前記第３エッジの次に到来する前記共通クロック信号の第４エッジに応答して取り込むことによって前記第２制御信号を生成する第２フリップフロップとを含む、
ことを特徴とする請求項３に記載の時間デジタル変換回路。
【請求項７】
前記第２制御回路は、前記停止信号の活性化に応じて前記共通クロック信号に非同期で自己の出力を活性化させる第３検出回路と、前記第３検出回路の出力の活性化に応じて前記共通クロック信号に同期して自己の出力を活性化させる第４検出回路と、を含み、
前記第４検出回路は、前記第３検出回路の出力の活性化の次に到来する前記共通クロック信号の第５エッジに応答して前記第３検出回路の出力を取り込む第３フリップフロップと、前記第３フリップフロップの出力を前記第５エッジの次に到来する前記共通クロック信号の第６エッジに応答して取り込むことによって自己の出力を更新する第４フリップフロップとを含む、
ことを特徴とする請求項３に記載の時間デジタル変換回路。
【請求項８】
前記第２計測ブロックは、前記第１計測ブロックと同一の構成を有する、
ことを特徴とする請求項１に記載の時間デジタル変換回路。
【請求項９】
複数の画素を有する画素アレイと、
請求項１乃至８のいずれか１項に記載の時間デジタル変換回路と、を備え、
前記時間デジタル変換回路の複数の前記第２計測ブロックは、前記画素アレイから出力される複数の停止信号を受けるように配置されている、
ことを特徴とする測距装置。
【請求項１０】
前記複数の画素は、複数の行および複数の列を構成するように配置され、
複数の前記第２計測ブロックは、前記画素アレイの前記複数の行にそれぞれに対応するように設けられる、
ことを特徴とする請求項９に記載の測距装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、時間デジタル変換装置、測距装置、および移動体に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
近年、時間をデジタル信号に変換する時間デジタル変換装置（ＴＤＣ：ＴｉｍｅｔｏＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ）が様々な分野に利用されている。特許文献１に記載された時間デジタル変換装置は、３次元（３Ｄ）の距離画像を撮像可能なセンサに適用され、ＳＰＡＤ（ＳｉｎｇｌｅＰｈｏｔｏｎＡｖａｌａｎｃｈｅＤｉｏｄｅ）画素によって検出された光子の飛行時間を計測している。また、特許文献１における時間デジタル変換装置は、上位（Ｃｏａｒｓｅ）ＴＤＣと下位（Ｆｉｎｅ）ＴＤＣとを備えている。
【先行技術文献】
【特許文献】
【０００３】
国際公開２０１３／０３４７７０号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
開始信号の受信から停止信号の受信までの時間を計測する時間デジタル変換装置は、開始信号の受信前に停止信号を受信してその停止信号に対して反応してしまうと、その後に開始信号とそれに対応する停止信号を受信しても正しく時間を計測できない。
【０００５】
本発明は、時間デジタル変換装置における誤計測を防止するために有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、時間デジタル変換回路に係り、前記時間デジタル変換回路は、第１計測ブロックおよび１又は複数の第２計測ブロックを備え、前記第１計測ブロックは、開始信号の活性化に応じて制御信号を活性化し、かつ、前記開始信号の活性化から共通クロック信号の第１エッジまでの時間を計測し、前記第２計測ブロックは、前記制御信号の活性化によってイネーブルされる下位計測回路および上位計測回路を含み、前記下位計測回路は、停止信号の活性化から前記共通クロック信号の第２エッジまでの時間を計測し、前記上位計測回路は、前記第１エッジから前記第２エッジまでの時間を計測する。
【発明の効果】
【０００７】
本発明によれば、時間デジタル変換装置における誤計測を防止するために有利な技術が提供される。
【図面の簡単な説明】
【０００８】
一実施形態の測距装置の構成を示す図。
一実施形態の距離画像センサの構成を示す図。
第１計測ブロックおよび第２計測ブロックとして使用されうる計測ブロックの構成例を示す図。
第１計測ブロックとして構成された計測ブロックおよび第２計測ブロックとして構成された計測ブロックの構成例を示す図。
制御回路の構成例を示す図。
第１計測ブロックおよび第２計測ブロックのそれぞれの制御回路の構成例を示す図。
多相ＶＣＯの構成例を示す回路図。
ＰＬＬ回路の構成例を示す回路図。
信号発生回路の構成を示す回路図。
測距装置および時間デジタル変換装置の動作を例示的に示す図。
制御回路の変形例を示す図。
距離画像センサの第１変形例を示す図。
距離画像センサの第２変形例を示す図。
画素の一構成例を示す回路図。
画素の他の構成例を示す回路図。
距離画像センサの構成を示す図。
移動体の構成例を示す図。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
【００１０】
図１は、一実施形態の測距装置ＲＳの構成を示す図である。測距装置ＲＳは、例えば、距離画像を生成する距離画像生成装置として構成されうる。測距装置ＲＳは、光の飛行時間（ＴＯＦ：ＴｉｍｅＯｆＦｌｉｇｈｔ）に基づいて測距装置ＲＳから物体ＯＢＪまでの距離を測定する。測距装置ＲＳは、例えば、発光部１１０、光学系１０５、距離画像センサ１００、画像処理回路１０１、メモリ１０２、モニタ１０３および制御部１０４を備えうる。なお、ここでは、測距装置ＲＳが複数の構成要素のうちの１つとして距離画像センサ１００を含むものとして説明するが、距離画像センサ１００を測距装置として理解することもできる。即ち、距離画像センサ１００を測距装置ＲＳの最小構成要素として理解することもできる。
（【００１１】以降は省略されています）

関連特許