特許ウォッチ

公開番号2025047625
公報種別公開特許公報(A)
公開日2025-04-03
出願番号2023156223
出願日2023-09-21
発明の名称半導体駆動装置
出願人日立Astemo株式会社
代理人弁理士法人サンネクスト国際特許事務所
主分類H02M 1/08 20060101AFI20250326BHJP(電力の発電,変換,配電)
要約【課題】半導体素子のターンオフ時間が長い場合においても、スイッチング損失の低減効果を十分に得ることが可能なアクティブゲート制御方式を実現する。
【解決手段】ドライブ回路50は、パワー半導体素子T1の制御端子(ゲート端子)に印加されるゲート電圧を制御し、パワー半導体素子T1をターンオンおよびターンオフさせてパワー半導体素子T1をスイッチング駆動させるゲート駆動部51と、パワー半導体素子T1のターンオフ開始から所定の遅延時間τだけ遅れたタイミングで、パワー半導体素子T1のスイッチング速度を引き上げるように、スイッチング速度を切り替える速度切替部53と、を備える。
【選択図】図2

特許請求の範囲【請求項１】
パワー半導体素子の制御端子に印加される電圧を制御し、前記パワー半導体素子をターンオンおよびターンオフさせて前記パワー半導体素子をスイッチング駆動させるゲート駆動部と、
前記パワー半導体素子のターンオフ開始から所定の遅延時間だけ遅れたタイミングで、前記パワー半導体素子のスイッチング速度を引き上げるように、前記スイッチング速度を切り替える速度切替部と、を備える
半導体駆動装置。
続きを表示（約 450 文字）【請求項２】
前記パワー半導体素子のターンオフ開始時に、前記制御端子と電気的に接続される第１抵抗部をさらに備え、
前記速度切替部は、前記パワー半導体素子のターンオフ開始から所定の遅延時間だけ遅れたタイミングで、前記第１抵抗部と並列に、前記制御端子と電気的に接続される第２抵抗部を有する
請求項１に記載の半導体駆動装置。
【請求項３】
前記パワー半導体素子のターンオフ開始から前記遅延時間後に所定の切替信号を出力する遅延部をさらに備え、
前記速度切替部は、前記遅延部から出力される前記切替信号に応じてオンされるスイッチング素子を有し、
前記第２抵抗部は、前記スイッチング素子を介して前記制御端子と電気的に接続される
請求項２に記載の半導体駆動装置。
【請求項４】
前記速度切替部は、前記パワー半導体素子の主端子間の電圧が所定値以上になると前記スイッチング素子をオンからオフに切り替える
請求項３に記載の半導体駆動装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体素子を駆動する装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
半導体素子のスイッチング動作により直流電力と交流電力とを相互に変換する電力変換装置は、変換効率が高いため、民生用、車載用、鉄道用、変電設備等に幅広く利用されている。こうした電力変換装置において、さらなる高効率化を実現するには、スイッチング時に生じるスイッチング損失の低減が必要となる。
【０００３】
半導体素子のスイッチング損失を低減するには、半導体素子のゲート端子に接続されるゲート抵抗の値を小さくしてスイッチング速度を上げることが有効である。しかしながら、スイッチング速度を上げると、半導体素子のターンオフ時に生じるサージ電圧が高くなりやすく、電力変換装置の接続先に悪影響を及ぼすおそれがある。
【０００４】
上記の課題を解決するため、例えば特許文献１の技術が知られている。特許文献１には、半導体素子のターンオフ直前にゲート抵抗値を切り替えることでゲート電圧の変化速度を切り替えてスイッチング速度を低下させることで、サージ電圧を抑えながらスイッチング速度を向上させる技術が開示されている。このような半導体素子の制御方式は、アクティブゲート制御方式と呼ばれている。
【先行技術文献】
【特許文献】
【０００５】
特許第６９８９０３５号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載のアクティブゲート制御方式では、半導体素子のドレイン－ソース間の電圧Ｖｄｓを所定の基準電圧Ｖｒｅｆと比較し、電圧Ｖｄｓが基準電圧Ｖｒｅｆよりも大きくなったことを検知すると、ゲート抵抗値を切り替えてスイッチング速度を低下させる。しかしながら、このような方法では、例えば低電流時や高温時のように半導体素子のターンオフ時間が長い場合において、半導体素子のターンオフ開始から終了までの間にスイッチング速度が低下するタイミングが相対的に早くなりすぎてしまい、その結果、スイッチング損失の低減効果が十分に得られないことがある。
【０００７】
本発明は、上記課題に鑑みてなされたものであり、主な目的は、半導体素子のターンオフ時間が長い場合においても、スイッチング損失の低減効果を十分に得ることが可能なアクティブゲート制御方式を実現することにある。
【課題を解決するための手段】
【０００８】
本発明による半導体駆動装置は、パワー半導体素子の制御端子に印加される電圧を制御し、前記パワー半導体素子をターンオンおよびターンオフさせて前記パワー半導体素子をスイッチング駆動させるゲート駆動部と、前記パワー半導体素子のターンオフ開始から所定の遅延時間だけ遅れたタイミングで、前記パワー半導体素子のスイッチング速度を引き上げるように、前記スイッチング速度を切り替える速度切替部と、を備える。
【発明の効果】
【０００９】
本発明によれば、半導体素子のターンオフ時間が長い場合においても、スイッチング損失の低減効果を十分に得ることが可能なアクティブゲート制御方式を実現できる。
【図面の簡単な説明】
【００１０】
本発明の一実施形態に係る半導体駆動装置を含むモータ駆動システムの概略構成を示すブロック図である。
本発明の一実施形態に係る半導体駆動装置の主要構成を示す回路ブロック図である。
本発明の第１の実施形態に係るドライブ回路の回路構成を示す図である。
本発明の第１の実施形態に係るドライブ回路を適用した場合に、パワー半導体素子のターンオフ時における各信号の変化の様子の一例を示すタイムチャートである。
パワー半導体素子の主電流とスイッチング特性の関係の一例を示す図である。
パワー半導体素子のジャンクション温度とスイッチング特性の関係の一例を示す図である。
本発明の第２の実施形態に係るドライブ回路の回路構成を示す図である。
本発明の第３の実施形態に係るドライブ回路の回路構成を示す図である。
本発明の第３の実施形態に係るドライブ回路を適用した場合に、パワー半導体素子のターンオフ時における各信号の変化の様子の一例を示すタイムチャートである。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許