特許ウォッチ

公開番号2025041411
公報種別公開特許公報(A)
公開日2025-03-26
出願番号2023148695
出願日2023-09-13
発明の名称半導体装置及び半導体記憶装置
出願人キオクシア株式会社
代理人個人,個人,個人
主分類H10D 30/67 20250101AFI20250318BHJP()
要約【課題】品質の良い半導体装置を製造することが可能な半導体装置及び半導体記憶装置を提供する。
【解決手段】半導体装置は、第1端及び第2端を有し、前記第2端から前記第1端へ向かう第1方向に延伸する酸化物半導体と、前記酸化物半導体の前記第1端に接する第1電極と、前記酸化物半導体の前記第2端に接する第2電極と、前記酸化物半導体の前記第1端と前記第2端との間において、第1絶縁膜を介して前記酸化物半導体を包囲するゲート電極と、前記ゲート電極の前記第1方向側に接し、前記第1絶縁膜を介して前記酸化物半導体を包囲する筒状部を含む金属膜と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
第１端及び第２端を有し、前記第２端から前記第１端へ向かう第１方向に延伸する酸化物半導体と、
前記酸化物半導体の前記第１端に接する第１電極と、
前記酸化物半導体の前記第２端に接する第２電極と、
前記酸化物半導体の前記第１端と前記第２端との間において、第１絶縁膜を介して前記酸化物半導体を包囲するゲート電極と、
前記ゲート電極の前記第１方向側に接し、前記第１絶縁膜を介して前記酸化物半導体を包囲する筒状部を含む金属膜と、を備える、
半導体装置。
続きを表示（約 1,500 文字）【請求項２】
前記半導体装置は、
前記第１方向と交わる第２方向に沿って設けられる複数の前記酸化物半導体を備え、
前記ゲート電極は、前記第２方向に沿って延伸し、前記第１絶縁膜を介して前記複数の前記酸化物半導体をそれぞれ包囲する複数の包囲部と、前記包囲部同士を連結する少なくとも１つの連結部と、を含み、
前記金属膜は、前記複数の前記包囲部にそれぞれ接する複数の前記筒状部と、両端が前記筒状部に接し、底面が前記連結部に接する少なくとも１つの板状部と、を含む、
請求項１に記載の半導体装置。
【請求項３】
前記半導体装置は、
前記第１方向と交わる第２方向に沿って設けられる複数の前記酸化物半導体を備え、
前記ゲート電極は、前記第２方向に沿って延伸し、前記第１絶縁膜を介して前記複数の前記酸化物半導体をそれぞれ包囲する複数の包囲部と、前記包囲部同士を連結する少なくとも１つの連結部と、を含み、
前記金属膜は、前記複数の前記包囲部にそれぞれ接する複数の前記筒状部を含み、
前記連結部は、前記筒状部間に設けられる第２絶縁膜と接する、
請求項１に記載の半導体装置。
【請求項４】
前記半導体装置は、
前記ゲート電極の前記第１方向側に設けられ、前記酸化物半導体が貫通する第１穴部が形成された第２絶縁膜をさらに備え、
前記筒状部は、前記第１穴部において、前記第１方向の反対方向側の一部に挿入され、
前記第１穴部及び前記筒状部によって第１段差部が形成されている、
請求項１に記載の半導体装置。
【請求項５】
前記第１絶縁膜は、筒状であり、
前記筒状部の内周面と、前記第１段差部と、に沿って前記第１絶縁膜が折れ曲がることによって、前記第１絶縁膜の外周面には、前記第１段差部と接する第２段差部が形成されている、
請求項４に記載の半導体装置。
【請求項６】
前記第１絶縁膜の内周面には、段差が形成されていない、
請求項５に記載の半導体装置。
【請求項７】
前記第１絶縁膜が前記第１穴部の内壁に沿ってさらに折れ曲がることによって、前記第１絶縁膜の内周面には、第３段差部が形成されている、
請求項５に記載の半導体装置。
【請求項８】
前記酸化物半導体は、柱状であり、
前記酸化物半導体の外周面が、前記第１絶縁膜を介して、前記筒状部の内周面と、前記第１段差部と、前記第１穴部の内壁と、に沿うことによって、前記酸化物半導体には、前記第３段差部と接する第４段差部が形成されている、
請求項７に記載の半導体装置。
【請求項９】
前記第１電極と前記筒状部との間の距離は、４ｎｍ以上３０ｎｍ以下である、
請求項１に記載の半導体装置。
【請求項１０】
第１端及び第２端を有し、前記第２端から前記第１端へ向かう第１方向に延伸する酸化物半導体と、
前記酸化物半導体の前記第１端に接する第１電極と、
前記酸化物半導体の前記第２端に接する第２電極と、
前記酸化物半導体の前記第１方向側の一部を少なくとも包囲する第１絶縁膜と、
前記酸化物半導体の前記第１端と前記第２端との間において、前記第１絶縁膜を介して前記酸化物半導体を包囲するゲート電極と、
前記第１絶縁膜の側面のうち、前記第１方向側の端部を含む一部と接する第３絶縁膜と、
前記第３絶縁膜の前記第１方向の反対方向側に接する第４絶縁膜と、を備える、
半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、半導体装置及び半導体記憶装置に関する。
続きを表示（約 4,200 文字）【背景技術】
【０００２】
半導体素子の中には、酸化物半導体を含むものがある。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開ＵＳ２０２２／０２８５３５０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
酸化物半導体を含む半導体素子の製造プロセスにおいて、品質の良い半導体装置を製造する技術が求められる。
【０００５】
本開示は、品質の良い半導体装置を製造することが可能な半導体装置及び半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、第１端及び第２端を有し、前記第２端から前記第１端へ向かう第１方向に延伸する酸化物半導体と、前記酸化物半導体の前記第１端に接する第１電極と、前記酸化物半導体の前記第２端に接する第２電極と、前記酸化物半導体の前記第１端と前記第２端との間において、第１絶縁膜を介して前記酸化物半導体を包囲するゲート電極と、前記ゲート電極の前記第１方向側に接し、前記第１絶縁膜を介して前記酸化物半導体を包囲する筒状部を含む金属膜と、を備える。
【０００７】
本開示に係る半導体装置は、第１端及び第２端を有し、前記第２端から前記第１端へ向かう第１方向に延伸する酸化物半導体と、前記酸化物半導体の前記第１端に接する第１電極と、前記酸化物半導体の前記第２端に接する第２電極と、前記酸化物半導体の前記第１方向側の一部を少なくとも包囲する第１絶縁膜と、前記酸化物半導体の前記第１端と前記第２端との間において、前記第１絶縁膜を介して前記酸化物半導体を包囲するゲート電極と、前記第１絶縁膜の側面のうち、前記第１方向側の端部を含む一部と接する第３絶縁膜と、前記第３絶縁膜の前記第１方向の反対方向側に接する第４絶縁膜と、を備える。
【０００８】
本開示に係る半導体装置は、第１端及び第２端を有し、前記第２端から前記第１端へ向かう第１方向に延伸する酸化物半導体と、前記酸化物半導体の前記第１端に接する第１電極と、前記酸化物半導体の前記第２端に接する第２電極と、前記酸化物半導体の前記第１方向側の一部を包囲する第１絶縁膜と、前記酸化物半導体の前記第１端と前記第２端との間において、前記第１絶縁膜を介して前記酸化物半導体を包囲するゲート電極と、を備え、前記第１絶縁膜の前記第１方向の反対方向側の端部と、前記第２電極とは、離れている。
【０００９】
本開示に係る半導体記憶装置は、前記半導体装置と、前記第１電極又は前記第２電極に接続される第１キャパシタ電極と、前記第１キャパシタ電極と対向する第２キャパシタ電極と、前記第１キャパシタ電極と前記第２キャパシタ電極との間に設けられる誘電膜と、を備える。
【図面の簡単な説明】
【００１０】
第１実施形態に係るメモリセルアレイの回路構成例を説明するための回路図である。
第１実施形態に係る半導体記憶装置の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
第１実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第１実施形態第１例の半導体装置のＺＸ面に平行な断面図を示す。
第１実施形態に係る半導体装置の構造例を説明するための断面模式図であり、半導体装置のＹＺ面に平行な断面図を示す。
図３及び図４に示す切断線Ｖ―Ｖにおける断面図である。
第１実施形態第１例の酸化物半導体層及び上部電極の接続部分の拡大図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第１例の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第１実施形態第２例の半導体装置のＺＸ面に平行な断面図を示す。
第１実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第１実施形態第２例の半導体装置のＹＺ面に平行な断面図を示す。
第１実施形態第２例の酸化物半導体層及び上部電極の接続部分の拡大図である。
第１実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第１実施形態第３例の半導体装置のＺＸ面に平行な断面図を示す。
第１実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第１実施形態第３例の半導体装置のＹＺ面に平行な断面図を示す。
第１実施形態第３例の酸化物半導体層及び上部電極の接続部分の拡大図である。
第１実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第１実施形態第４例の半導体装置のＺＸ面に平行な断面図を示す。
第１実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第１実施形態第４例の半導体装置のＹＺ面に平行な断面図を示す。
第１実施形態第１例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第１実施形態第５例の半導体装置のＺＸ面に平行な断面図を示す。
第１実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第１実施形態第５例の半導体装置のＹＺ面に平行な断面図を示す。
第１実施形態第５例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第５例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第５例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第５例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態第５例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、ＹＺ面に平行な断面図を示す。
第２実施形態に係る半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許