特許ウォッチ

公開番号2025030810
公報種別公開特許公報(A)
公開日2025-03-07
出願番号2023136431
出願日2023-08-24
発明の名称化合物半導体チップ
出願人国立大学法人東京大学,個人
代理人個人,弁理士法人有我国際特許事務所
主分類H01L 21/301 20060101AFI20250228BHJP(基本的電気素子)
要約【課題】化合物半導体チップのエッジターミネーション領域におけるBPDの発生を無くす又はその発生量を低減できて、例えばパワーデバイスの長期信頼性を高められる化合物半導体チップを提供する。
【解決手段】SiCチップ10のエッジターミネーション領域12に多孔質層13を形成したため、エッジターミネーション領域12におけるBPDの発生を無くす又はその発生量を低減できる。特に、パワーデバイスでは、その厚さ方向へ大電流を流した際に、通電による抵抗発熱でデバイスが高温化して常温に戻るときの熱応力で、この領域12のBPDが拡張され積層欠陥が生じるという現象を解消又は抑制できる。また、バルクに比べて脆弱で加工が容易な多孔質層13を除去することで、周側部に欠陥がなく平滑なチップの実現も可能となる。
【選択図】図1
特許請求の範囲【請求項１】
回路が形成されるアクティブ領域を囲うように、エッジターミネーション領域が周設された化合物半導体チップにおいて、
前記エッジターミネーション領域の周側部に多孔質層が形成されたことを特徴とする化合物半導体チップ。
続きを表示（約 370 文字）【請求項２】
前記多孔質層は、前記化合物半導体チップの基板の構成元素のうち、何れかが除去されて多孔質化したものであることを特徴とする請求項１に記載の化合物半導体チップ。
【請求項３】
前記化合物半導体チップは、Ｓｉ：Ｃ＝１：１の組成比からなる共有結合結晶のIV－IV族化合物半導体のＳｉＣパワー半導体で、
前記多孔質層は、このＳｉＣの構成元素のうち、Ｓｉ又はＣが除去されて多孔質化したものであることを特徴とする請求項２に記載の化合物半導体チップ。
【請求項４】
前記多孔質層は、前記エッジターミネーション領域の周側部の表面層全域に形成され、前記多孔質層の除去により前記エッジターミネーション領域の周側部が無欠陥状態となったことを特徴とする請求項１～３のいずれか１項に記載の化合物半導体チップ。

発明の詳細な説明【技術分野】
【０００１】
本発明は、高電圧・大電流を制御するパワー半導体等に関して回路が形成された化合物半導体チップに関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
単結晶ＳｉＣ（炭化珪素）は、Ｓｉ：Ｃ＝１：１の組成比からなる共有結合結晶のIV－IV族化合物半導体である。ＳｉＣ単結晶は、ＳｉとＣとの原子間距離が０．１８９ｎｍと短く、結合エネルギーが約４．５ｅＶと高いため、高フォノンエネルギー、高熱伝導度の材料となる。半導体としては、Ｓｉ－Ｃの強い原子間結合力が、広いバンドギャップと高い絶縁破壊強度を実現する。
【０００３】
これにより、ＳｉＣはＳｉ（シリコン）に比べて耐電圧性および耐熱性に優れ、デバイスの電力損失を約１０分の１に低減できることから、パワーデバイスの材料として注目されている。
【先行技術文献】
【特許文献】
【０００４】
特許第５４１３８６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このようなＳｉＣチップは、ＳｉＣウェハのダイシングにより得られる。従来、ダイシングの主流は、ダイヤモンドブレードを使用して、ダイヤモンド砥粒がシリコンウェハ等にせん断力を与えて機械的に脆性破壊するものであった。
しかしながら、ＳｉＣはＳｉに比べて高硬度で加工性が極めて低いため、加工速度を高めることができず、生産性が低いという課題がある。また、ダイヤモンド砥粒を機械的に喰い込ませる脆性破壊に基づいた加工法であることから、加工面にはクラックやチッピングが発生し易く、表面層にチップ破壊を引き起こす原因となる転位ひずみが残留することも課題である。
【０００６】
そこで、近年、生産性の低さならびにクラックやチッピングの課題を解消する別の技術として、例えば、特許文献１などに記載されたＳｉＣチップを得るためのレーザダイシング加工が開発されている。これは、気体環境下でレーザ光をＳｉＣウェハに照射することにより、照射部位のＳｉＣを損傷させてウェハを切断し、ＳｉＣチップ（ＳｉＣデバイス）を得るものである。
【０００７】
ところで、電気機器に電力を供給・制御するＳｉＣ等のパワーデバイスは、回路が形成されて電流が流れるアクティブ領域と、ダイシング時に発生した欠陥を考慮した耐圧保持領域のエッジターミネーション（終端）領域とから構成されている。ちなみに、このデバイスは、チップ全体に占めるエッジターミネーション領域の割合を少なくすることで、同じチップサイズであればチップ当たりの通電量すなわち処理能力を上げることができ、また同じ通電量であればチップのサイズを小さくすることができ、これにより１枚のウェハから得られるチップ数を増やしてコストダウンが可能になる。
【０００８】
また、ＳｉＣのパワーデバイスは耐圧長期信頼性が乏しい場合があり、その要因の１つとして、上記基底面転位（ＢＰＤ）が知られている。すなわち、パワーデバイスは厚さ方向に大電流を流すことから、通電による抵抗発熱によりデバイスが高温化し易く、常温に戻る際の熱応力で、エッジターミネーション領域のＢＰＤが拡張されて積層欠陥となり抵抗値の増大を招き、最終的にチップ破壊が生じるおそれがあった。
【０００９】
前述のダイヤモンドブレードを用いたダイシングや、特許文献１に記載された気体環境下でのレーザ照射による損傷を利用したダイシング方法で得られたＳｉＣチップは、これらのダイシング方法が何れも脆性破壊による加工法であることから、チップ周側面にはクラックなどの機械的なダメージやＢＰＤなどの転位ひずみの残留が避けられない。
このことは、ＳｉＣチップとは異なる化合物半導体チップ（ＧａＮチップ等）においても同様であった。
【００１０】
そこで、発明者らは鋭意研究の結果、ＳｉＣチップを含む化合物半導体チップのエッジターミネーション領域に多孔質層を形成すれば、エッジターミネーション領域からＢＰＤを無くす又はその発生量を大幅に低減でき、これによりパワーデバイスの厚さ方向へ大電を流した際に、通電による抵抗発熱によってデバイスが高温化し、その後、常温に戻るときの熱応力で、エッジターミネーション領域のＢＰＤが拡張されて積層欠陥が発生し最終的にチップ破損に至る現象を解消又は抑制可能なことを知見し、本発明を完成させた。
（【００１１】以降は省略されています）

関連特許