特許ウォッチ

公開番号2025030294
公報種別公開特許公報(A)
公開日2025-03-07
出願番号2023135456
出願日2023-08-23
発明の名称半導体装置及び半導体装置の製造方法
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H01L 23/50 20060101AFI20250228BHJP(基本的電気素子)
要約【課題】従来の表面実装型のパッケージよりもサイズを小さくすることができ、従来のCSPよりも信頼性を高めることができる半導体装置を提供する。
【解決手段】半導体装置は、再配線を有する半導体チップと、半導体チップが搭載されたダイパッド及びダイパッドに接続されたリードを有し、再配線とダイパッドとが半田又は導電性接着剤によって電気的に接続されたリードフレームと、半導体チップを封止する封止部材と、を含む。
【選択図】図2
特許請求の範囲【請求項１】
再配線を有する半導体チップと、
前記半導体チップが搭載されたダイパッド及び前記ダイパッドに接続されたリードを有し、前記再配線と前記ダイパッドとが半田又は導電性接着剤によって電気的に接続されたリードフレームと、
前記半導体チップを封止する封止部材と、
を含む半導体装置。
続きを表示（約 690 文字）【請求項２】
前記半導体チップは、
回路素子が形成された半導体基板と、
半導体基板を覆う絶縁膜と、
前記絶縁膜上に設けられ、前記回路素子に接続されると共に、前記再配線に接続された電極と、
前記再配線に接続された接続端子と、
を有し、
前記再配線は、前記半導体基板の平面サイズと同じサイズを有する再配線層に設けられている
請求項１に記載の半導体装置。
【請求項３】
前記半導体チップは、前記再配線に接続された複数の接続端子を有し、
前記ダイパッドは、前記複数の接続端子の各々に対応する、電気的に分離された複数の分割片を有し、
前記複数の接続端子の各々は、前記複数の分割片のうち、対応する分割片に接続されている
請求項１に記載の半導体装置。
【請求項４】
前記半導体チップの側面が前記封止部材から露出している
請求項１に記載の半導体装置。
【請求項５】
複数の前記半導体チップが、前記リードフレームに搭載され、
前記封止部材は、複数の半導体チップを封止している
請求項１に記載の半導体装置。
【請求項６】
再配線を有する半導体チップを用意する工程と、
ダイパッド及び前記ダイパッドに接続されたリードを有するリードフレームの、前記ダイパッドと、前記再配線とを、はんだ又は導電性接着剤によって接続する工程と、
前記半導体チップを封止部材によって封止する工程と、
を含む半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
開示の技術は、半導体装置及び半導体装置の製造方法に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
半導体装置に関する技術として、以下の技術が知られている。特許文献１には、リードフレームの第１の面に発振子が搭載され、リードフレームの第２の面に集積回路が搭載され、発振子及び集積回路がボンディングワイヤーでリードフレームに接続された半導体装置が記載されている。
【０００３】
特許文献２には、半導体素子と、半導体素子の一面上に配置された少なくとも１つの電極部と、電極部を除いて半導体素子の前記一面を覆うように形成された絶縁層と、絶縁層上に設けられた配線と、配線上に形成された外部端子とを備えた半導体装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
特開２０１３－２３２５４４号公報
特開２０１１－６０８０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＳＯＰ（Small Outline Package）及びＱＦＰ（Quad Flat Package）等の表面実装型の半導体パッケージは、半導体チップ、リードフレーム及び封止部材を含む。リードフレームは、ダイパッド及びリードを有する。半導体チップは、リードフレーム上に搭載され、半導体チップとリードとがボンディングワイヤーを介して接続される。このような表面実装型のパッケージにおいては、半導体チップとリードとの接続にボンディングワイヤーが用いられることに起因して、パッケージのサイズが半導体チップのサイズよりも顕著に大きくなる。また、ボンディングワイヤーによるインダクタンス成分が、電気的特性に影響を与えるおそれがある。更に、ボンディングワイヤーの断線又は剥がれのリスクがある。
【０００６】
上記の問題を解消するパッケージとして、ＣＳＰ（chip size package）が知られている。ＣＳＰは、ボンディングワイヤーを有しておらず、パッケージサイズが半導体チップのサイズと略同じ半導体パッケージである。ＣＳＰでは、半導体チップが露出しているため、信頼性に懸念があり、また、取り扱いが容易ではないという問題がある。
【０００７】
開示の技術は、上記の点に鑑みてなされたものであり、従来の表面実装型のパッケージよりもサイズを小さくすることができ、従来のＣＳＰよりも信頼性を高めることを目的とする。
【課題を解決するための手段】
【０００８】
開示の技術に係る半導体装置は、再配線を有する半導体チップと、前記半導体チップが搭載されたダイパッド及び前記ダイパッドに接続されたリードを有し、前記再配線と前記ダイパッドとが半田又は導電性接着剤によって電気的に接続されたリードフレームと、前記半導体チップを封止する封止部材と、を含む。
【０００９】
開示の技術に係る半導体装置の製造方法は、再配線を有する半導体チップを用意する工程と、ダイパッド及び前記ダイパッドに接続されたリードを有するリードフレームの、前記ダイパッドと、前記再配線とを、はんだ又は導電性接着剤によって接続する工程と、前記半導体チップを封止部材によって封止する工程と、を含む。
【発明の効果】
【００１０】
開示の技術によれば、従来の表面実装型のパッケージよりもサイズを小さくすることができ、従来のＣＳＰよりも信頼性を高めることが可能となる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許