特許ウォッチ

公開番号2025011420
公報種別公開特許公報(A)
公開日2025-01-24
出願番号2023113522
出願日2023-07-11
発明の名称制御デバイス
出願人株式会社日立製作所
代理人青稜弁理士法人
主分類G06N 10/40 20220101AFI20250117BHJP(計算;計数)
要約【課題】複数の量子ビットを配列した量子ビットアレイにおける量子操作に必要な制御パラメータを少ないビット数で効率的に保持することができ、実用性の高い量子ビットアレイの制御デバイスを実現できる。
【解決手段】量子ビットが一次元または二次元状に複数配列された量子ビットアレイにおける量子操作を制御する制御デバイスであって、複数の制御コマンドを格納するコマンドメモリと、制御コマンドに付随する制御パラメータの一部または全部を格納するパラメータメモリと、を備え、制御コマンドのコマンドフォーマットは、制御パラメータの即値、もしくはパラメータメモリ内に格納された制御パラメータへの参照のいずれかを指定する1つ以上のパラメータ指定フィールドを含む。
【選択図】図1
特許請求の範囲【請求項１】
量子ビットが一次元または二次元状に複数配列された量子ビットアレイにおける量子操作を制御する制御デバイスであって、
複数の制御コマンドを格納するコマンドメモリと、
前記制御コマンドに付随する制御パラメータの一部または全部を格納するパラメータメモリと、を備え、
前記制御コマンドのコマンドフォーマットは、前記制御パラメータの即値、もしくは前記パラメータメモリ内に格納された前記制御パラメータへの参照のいずれかを指定する１つ以上のパラメータ指定フィールドを含むことを特徴とする、
制御デバイス。
続きを表示（約 1,100 文字）【請求項２】
前記制御デバイスは、前記量子ビットアレイからの出力信号に基づき、前記制御パラメータを較正するキャリブレーション制御部をさらに備えることを特徴とする、
請求項１に記載の制御デバイス。
【請求項３】
前記パラメータメモリの各エントリに格納できる制御パラメータのビット幅は、前記制御デバイスがサポートする各コマンドから参照するすべての制御パラメータのうち最大のビット幅以上であることを特徴とする、
請求項１に記載の制御デバイス。
【請求項４】
前記パラメータメモリの各エントリに格納できる制御パラメータのビット幅が、前記制御デバイスがサポートする各コマンドから参照するすべての制御パラメータのうち最大のビット幅よりも小さい場合には、前記パラメータメモリのうち隣接する複数エントリを同時に参照することを特徴とする、
請求項１に記載の制御デバイス。
【請求項５】
前記パラメータメモリが同時処理可能な参照数は、前記制御デバイスがサポートする各コマンドのもつ制御パラメータ数の最大数以上であることを特徴とする、
請求項１に記載の制御デバイス。
【請求項６】
前記パラメータメモリが同時処理可能な参照数が、前記制御デバイスがサポートする各コマンドのもつ制御パラメータ数の最大数よりも小さい場合には、参照動作を時分割処理することを特徴とする、
請求項１に記載の制御デバイス。
【請求項７】
前記パラメータメモリの少なくとも一部は読み出し専用領域として構成されることを特徴とする、
請求項１に記載の制御デバイス。
【請求項８】
前記量子ビットアレイからの出力信号は、前記量子ビットアレイを制御する信号の一部を含むことを特徴とする、
請求項１に記載の制御デバイス。
【請求項９】
前記量子ビットアレイからの出力信号のうち１つの内容を選択的に獲得する、較正支援コマンドをサポートすることを特徴とする、
請求項１に記載の制御デバイス。
【請求項１０】
コマンドが参照する制御パラメータのビット幅が、前記コマンドのコマンドフォーマットで規定されるビット幅以下の場合、当該制御パラメータに求められる較正頻度が一定程度低い場合、もしくは当該制御パラメータの較正を抑止する場合には、当該パラメータを即値として、
そうでなければ当該制御パラメータの前記パラメータメモリ内の参照先をコマンド内に設定することを特徴とする、
請求項１に記載の制御デバイス。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、制御デバイスに関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
半世紀以上にわたりコンピュータの進展を支えてきた半導体素子の微細化による性能向上は、プロセスルールとシリコンの原子間距離との対比から、近い将来限界が訪れることが確実視されている。量子コンピュータは、新しい計算原理やデバイスによりその限界を打破する試みであり、超伝導回路、イオントラップ、光子、シリコン量子ドットなどを利用した量子演算デバイスや演算方式が提案されている。加えて、大規模で実用的なアプリケーションを、誤り耐性のある汎用量子コンピュータシステムで実行するという将来構想への前段階として、現時点では、量子ビット数が１００個程度と少なく誤り訂正ができないという概念を前提とした、ＮＩＳＱ（Noisy Intermediate-Scale Quantum device）と呼ばれるシステムの原理実証やアルゴリズム探索が進んでいる。
【０００３】
シリコン量子ドット内の単一電子スピンのように、極低温で発現する量子効果を演算原理とする量子演算デバイスを応用した量子コンピュータシステムを実現するには、組み込み先となる装置として希釈冷凍機を選択するのが通例である。この場合、量子演算デバイスは希釈冷凍機内で最も温度が下がるミキシングチャンバに熱的に接触して固定されており、量子演算デバイス動作制御に必要な信号は希釈冷凍機外部に配置した信号発生器から印加し、同様に希釈冷凍機外部の測定機により演算結果を読み出すという、さながら実験装置のような構成を採ることが多い。
【先行技術文献】
【特許文献】
【０００４】
特開平０１－１６９６５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、量子効果を利用しない古典的なデータ処理装置のコマンド獲得処理に関して、それぞれ外部メモリ内の異なるアドレス領域に格納されたコマンドコード、およびコマンドコードの実行に必要なコマンドパラメータを、１つの外部メモリアクセス手段経由で順次取得する技術が開示されている。本技術を利用することで、特に低消費電力を指向した、読み出し専用メモリを内蔵しない組み込みマイクロコントローラ等において、外部メモリに対するアクセスインタフェースの実装コスト低減を図ることができる。そして、同一のコマンドパラメータ値が複数存在する場合にはさらに、読み出し専用メモリ内のコマンドパラメータ領域のサイズを削減する効果が期待できる。
【０００６】
希釈冷凍機が実現する極低温環境を前提とする量子コンピュータでは、量子演算デバイスに許容される消費電力条件が厳しいだけではなく、古典コンピュータとは異なる特有の制約が存在する。具体的には、希釈冷凍機の内外を接続する配線が、電力や信号を伝送するだけではなく熱伝導の媒体ともなることから、ミキシングチャンバの目標到達温度と希釈冷凍機の冷却能力とのバランスで決まる最低限の本数しか敷設できないという点である。また、それらの配線が長距離となることから必然的に伝送速度も抑えられるという点である。
【０００７】
加えて量子コンピュータでは、温度サイクルに起因する量子演算デバイスの時間不連続な特性変化や、量子演算デバイスを制御する制御デバイスの回路特性または実装設計上の理由による制御出力の連続的な時間変動が存在する。これらの要素の影響により、目的とする量子操作を実現する最適な制御パラメータ値は、本来の量子操作に先立ち実験的に決定されなければならず、かつ時間的にも変化しうる。このような点が、古典コンピュータとは本質的に異なる特徴として挙げられる。
【０００８】
本発明は、上記の課題に鑑みてなされたものであり、複数の量子ビットを配列した量子ビットアレイにおける量子操作に必要な制御パラメータを少ないビット数で効率的に保持することができ、実用性の高い量子ビットアレイの制御デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明にかかる制御デバイスは、量子ビットが一次元または二次元状に複数配列された量子ビットアレイにおける量子操作を制御する制御デバイスであって、複数の制御コマンドを格納するコマンドメモリと、前記制御コマンドに付随する制御パラメータの一部または全部を格納するパラメータメモリと、を備え、前記制御コマンドのコマンドフォーマットは、前記制御パラメータの即値、もしくは前記パラメータメモリ内に格納された前記制御パラメータへの参照のいずれかを指定する１つ以上のパラメータ指定フィールドを含むことを特徴とする、制御デバイスとして構成される。
【発明の効果】
【００１０】
本発明によれば、複数の量子ビットを配列した量子ビットアレイにおける量子操作に必要な制御パラメータを少ないビット数で効率的に保持することができ、実用性の高い量子ビットアレイの制御デバイスを実現できる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許