特許ウォッチ

公開番号2025009850
公報種別公開特許公報(A)
公開日2025-01-20
出願番号2024078146
出願日2024-05-13
発明の名称半導体パッケージ及びその製造方法
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H01L 25/07 20060101AFI20250109BHJP(基本的電気素子)
要約【課題】パッケージの全体厚さを最小化し、放熱特性を極大化した半導体パッケージ及びその製造方法を提供する。
【解決手段】本発明による半導体パッケージは、再配線基板と、再配線基板上に第1方向の右側に配置される第1半導体チップと、第1半導体チップに隣接して再配線基板上に第1方向の左側に配置される貫通ポストと、第1半導体チップ上に配置される熱放出チップと、熱放出チップに隣接して貫通ポスト上に配置される第2半導体チップと、を有し、熱放出チップは、メタルパッドと接着層を介して第1半導体チップ上に積層される。
【選択図】図1B

特許請求の範囲【請求項１】
再配線基板と、
前記再配線基板上に第１方向の右側に配置される第１半導体チップと、
前記第１半導体チップに隣接して前記再配線基板上に前記第１方向の左側に配置される貫通ポストと、
前記第１半導体チップ上に配置される熱放出チップと、
前記熱放出チップに隣接して前記貫通ポスト上に配置される第２半導体チップと、を有し、
前記熱放出チップは、メタルパッドと接着層を介して前記第１半導体チップ上に積層されることを特徴とする半導体パッケージ。
続きを表示（約 1,100 文字）【請求項２】
前記再配線基板上に配置され、前記第１半導体チップと貫通ポストを取り囲む密封材をさらに有し、
前記第１半導体チップと貫通ポストの上面は、前記密封材から露出されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記接着層は、ＴＩＭ（ＴｈｅｒｍａｌＩｎｔｅｒｆａｃｅＭａｔｅｒｉａｌ）、ポリマー、又は酸化物を含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記メタルパッドの下面と前記第１半導体チップの上面との間のギャップは、１μｍ以下であり、
前記ギャップに前記接着層が満たされることを特徴とする請求項１に記載の半導体パッケージ。
【請求項５】
前記第１半導体チップは、ロジック素子を含み、
前記第２半導体チップは、メモリ素子を含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項６】
前記熱放出チップは、内部にメタルラインを含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項７】
前記再配線基板は、多重層の配線ラインを含み、
前記第１半導体チップに結合する最上部層の第１配線ラインのピッチは、前記第１配線ラインの下部層の配線ラインのピッチより小さいことを特徴とする請求項１に記載の半導体パッケージ。
【請求項８】
前記最上部層の第１配線ラインのライン幅は２μｍであり、間隔は２μｍであることを特徴とする請求項７に記載の半導体パッケージ。
【請求項９】
多重層の配線ラインを備えた再配線基板と、
前記再配線基板上に第１方向の右側に第１バンプを介して積層される第１半導体チップと、
前記第１半導体チップに隣接して前記再配線基板上に前記第１方向の左側に配置される貫通ポストと、
前記再配線基板上に配置され、前記第１半導体チップと貫通ポストを取り囲み、前記第１半導体チップと貫通ポストの上面を露出させる密封材と、
前記第１半導体チップ上にメタルパッドと接着層を介して積層された熱放出チップと、
前記熱放出チップに隣接して前記貫通ポスト上に第２バンプを介して積層された第２半導体チップと、を有することを特徴とする半導体パッケージ。
【請求項１０】
前記貫通ポストは、前記密封材を貫通して前記再配線基板と前記第２半導体チップとを接続することを特徴とする請求項９に記載の半導体パッケージ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体パッケージに関し、特に、半導体チップの下部に再配線基板を含む半導体パッケージ及びその製造方法に関する。
続きを表示（約 3,500 文字）【背景技術】
【０００２】
電子産業の飛躍的な発展及びユーザの要求によって電子機器は、さらに小型化及び軽量化されている。
電子機器の小型化及び軽量化によって、それに使用される半導体パッケージも小型化及び軽量化され、また半導体パッケージは、高性能及び大容量と共に高い信頼性が要求されている。
【０００３】
そのような半導体パッケージが高性能及び高容量化されることにより、半導体パッケージの消費電力が増加している。
これにより、半導体パッケージのサイズ／性能に対応し、半導体パッケージの放熱特性に対する重要度が高まりつつあり、その改善が課題となっている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は上記従来の半導体パッケージにおける課題に鑑みてなされたものであって、本発明の目的は、パッケージの全体厚さを最小化し、放熱特性を極大化した半導体パッケージ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するためになされた本発明による半導体パッケージは、再配線基板と、前記再配線基板上に第１方向の右側に配置される第１半導体チップと、前記第１半導体チップに隣接して前記再配線基板上に前記第１方向の左側に配置される貫通ポストと、前記第１半導体チップ上に配置される熱放出チップと、前記熱放出チップに隣接して前記貫通ポスト上に配置される第２半導体チップと、を有し、前記熱放出チップは、メタルパッドと接着層を介して前記第１半導体チップ上に積層されることを特徴とする。
【０００６】
また、上記目的を達成するためになされた本発明による半導体パッケージは、多重層の配線ラインを備えた再配線基板と、前記再配線基板上に第１方向の右側に第１バンプを介して積層される第１半導体チップと、前記第１半導体チップに隣接して前記再配線基板上に前記第１方向の左側に配置される貫通ポストと、前記再配線基板上に配置され、前記第１半導体チップと貫通ポストを取り囲み、前記第１半導体チップと貫通ポストの上面を露出させる密封材と、前記第１半導体チップ上にメタルパッドと接着層を介して積層された熱放出チップと、前記熱放出チップに隣接して前記貫通ポスト上に第２バンプを介して積層された第２半導体チップと、を有することを特徴とする。
【０００７】
また、上記目的を達成するためになされた本発明による半導体パッケージは、下面上に外部接続端子が配置され、内部に配置される多重層の配線ラインを備えた再配線基板と、前記再配線基板上に第１方向の右側に第１バンプを介して積層される第１半導体チップと、前記第１半導体チップに隣接して前記再配線基板上に前記第１方向の左側と前記第１方向と直交する第２方向に前記第１半導体チップの両側の一部に配置される貫通ポストと、前記再配線基板上に配置され、前記第１半導体チップと貫通ポストの側面を覆い、前記第１半導体チップと貫通ポストの上面を露出させる密封材と、前記第１半導体チップ上にメタルパッドと接着層を介して積層される熱放出チップと、前記熱放出チップに隣接して前記貫通ポスト上に第２バンプを介して積層される第２半導体チップと、を有することを特徴とする。
【０００８】
上記目的を達成するためになされた本発明による半導体パッケージ製造方法は、第１キャリア基板上に整列用メタルパッドと貫通ポストを形成する段階と、前記整列用メタルパッド上にアクティブ面が前記第１キャリア基板に向かうように第１半導体チップを積層する段階と、前記貫通ポストと前記第１半導体チップとを取り囲む密封材を形成する段階と、前記貫通ポストと前記第１半導体チップの非アクティブ面に第２キャリア基板をボンディングし、前記第１キャリア基板を除去する段階と、前記密封材を研削して（ｇｒｉｎｄｉｎｇ）、前記貫通ポストの第１面と第１半導体チップの第１バンプを露出させる段階と、前記貫通ポストの前記第１面と前記第１半導体チップの前記第１バンプ上に再配線基板を形成する段階と、前記再配線基板をフィルムリングマウント（ｆｉｌｍｒｉｎｇｍｏｕｎｔ）にボンディングし、前記第２キャリア基板を除去する段階と、前記第１面に反対となる前記貫通ポストの第２面上に第２半導体チップを積層する段階と、前記第２半導体チップに隣接して前記第１半導体チップの前記非アクティブ面上にメタルパッドと接着層を介して熱放出チップを積層する段階と、を有することを特徴とする。
【発明の効果】
【０００９】
本発明に係る半導体パッケージ及びその製造方法によれば、ＳｏＣである第１半導体チップの上面上に熱放出接続部を通じて熱放出チップが配置されることで、第１半導体チップの熱放出効果が極大化される。
また、密封材が１００μｍ以下の低い厚さに形成されることにより、ウォーピジ制御が容易であり、パッケージ全体の厚さを減少させる。
また、第１半導体チップは、セルフアライメントされて再配線基板上に配置される。
それにより、再配線基板内の再配線ラインが微細なラインアンドスペース（Ｌｉｎｅ＆Ｓｐａｃｅ：Ｌ／Ｓ）を有するように設計することができる。
【図面の簡単な説明】
【００１０】
本発明の一実施形態による半導体パッケージの概略構成を示す平面図である。
本発明の一実施形態による半導体パッケージの概略構成を示す断面図である。
図１ＢのＡ部分を拡大して示す断面図である。
本発明の他の実施形態による半導体パッケージの概略構成を示す断面図である。
本発明の他の実施形態による半導体パッケージの概略構成を示す断面図である。
本発明の他の実施形態による半導体パッケージの概略構成を示す断面図である。
図４Ａの第３半導体チップの概略構成を示す断面図である。
本発明の他の実施形態による半導体パッケージの概略構成を示す断面図である。
本発明の他の実施形態による半導体パッケージの概略構成を示す断面図である。
本発明の他の実施形態による半導体パッケージの概略構成を示す断面図である。
本発明の一実施形態による図１Ｂの半導体パッケージの製造方法を説明するための概略断面図である。
本発明の一実施形態による図１Ｂの半導体パッケージの製造方法を説明するための概略断面図である。
本発明の一実施形態による図１Ｂの半導体パッケージの製造方法を説明するための概略断面図である。
本発明の一実施形態による図１Ｂの半導体パッケージの製造方法を説明するための概略断面図である。
本発明の一実施形態による図１Ｂの半導体パッケージの製造方法を説明するための概略断面図である。
本発明の一実施形態による図１Ｂの半導体パッケージの製造方法を説明するための概略断面図である。
本発明の一実施形態による図１Ｂの半導体パッケージの製造方法を説明するための概略断面図である。
本発明の一実施形態による図１Ｂの半導体パッケージの製造方法を説明するための概略断面図である。
本発明の一実施形態による図１Ｂの半導体パッケージの製造方法を説明するための概略断面図である。
本発明の一実施形態による図１Ｂの半導体パッケージの製造方法を説明するための概略断面図である。
本発明の一実施形態による図１Ｂの半導体パッケージの製造方法を説明するための概略断面図である。
図８Ｄの段階における半導体パッケージの平面図である。
図８Ａの段階をさらに具体的に説明するための断面図である。
図８Ａの段階をさらに具体的に説明するための断面図である。
図８Ａの段階をさらに具体的に説明するための断面図である。
図８Ａの段階をさらに具体的に説明するための断面図である。
図８Ａの段階をさらに具体的に説明するための断面図である。
図８Ａの段階をさらに具体的に説明するための断面図である。
図８Ａの段階をさらに具体的に説明するための断面図である。
図８Ａの段階をさらに具体的に説明するための断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許