TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025002934
公報種別公開特許公報(A)
公開日2025-01-09
出願番号2023103331
出願日2023-06-23
発明の名称直接形電力変換回路
出願人ダイキン工業株式会社
代理人個人,個人,個人
主分類H02M 3/155 20060101AFI20241226BHJP(電力の発電,変換,配電)
要約【課題】充放電回路におけるコンデンサの充電期間を制御し、連続モードの実現に資することを目的とする。
【解決手段】整流回路は、第1コンデンサと第1リアクトルとを有し、単相交流電圧に対して全波整流および低域通過濾波を施して整流電圧を得る。インバータには第1電源線と第2電源線との間の電圧が入力される。充放電回路は充電回路と放電回路とを有する。放電回路は第1電源線と第2電源線との間に設けられる第2コンデンサを含む。充電回路は全波整流された単相交流電圧または整流電圧を昇圧し、充電期間で第2コンデンサを充電する。充電期間は、整流回路に入力する入力電流の振幅に依存せず、単相交流電圧の位相に依存して設定される長さを有する。第1リアクトルの電圧が低下すると充電期間の始点および終点のいずれもが位相に対して遅相側へずれる。第1コンデンサの電圧が上昇すると始点および終点のいずれもが位相に対して遅相側へずれる。
【選択図】図1
特許請求の範囲【請求項1】
第1電源線(LH)と、
前記第1電源線よりも低い電位が印加される第2電源線(LL)と、
交流電源(1)から単相交流電圧(Vin)が印加される入力側、および、前記第1電源線及び前記第2電源線が接続される出力側を有し、前記単相交流電圧(Vin)に対して全波整流および低域通過濾波を施して得られる整流電圧(Vrf)を出力する整流回路(203)と、
前記整流回路の前記出力側で前記第1電源線と前記第2電源線との間に設けられた充放電回路(4)と、
前記第1電源線と前記第2電源線との間の電圧たる直流電圧(Vdc)が入力されるインバータ(5)と
を備え、
前記整流回路(203)は、
前記全波整流に用いられるダイオード整流器(2;2a,2b)と、
前記第1電源線と前記第2電源線との間へ直接もしくは前記ダイオード整流器(2;2a)を介して間接に接続される第1コンデンサ(C3)と、
前記第1コンデンサ(C3)と協働して、前記低域通過濾波を行う第1リアクトル(L3)と
を有し、
前記充放電回路(4)は、
前記第1電源線と前記第2電源線との間に設けられる第2コンデンサ(C4)を含み、前記第2コンデンサを放電する放電回路(4a)と、
全波整流された前記単相交流電圧(|Vin|)または前記整流電圧(Vrf)を昇圧し、前記整流回路(203)に入力する入力電流(Iin)の振幅(Im)に依存せず、前記単相交流電圧(Vin)の位相(θ)に依存して設定される長さを有する充電期間(CH)で前記第2コンデンサ(C4)を充電する充電回路(4b)と
を有し、
前記第1リアクトル(L3)の電圧(VL)が低下すると前記充電期間(CH)の始点(ts)および終点(te)のいずれもが前記位相(θ)に対して遅相側へずれ、
前記第1コンデンサ(C3)の電圧(V3)が上昇すると前記始点(ts)および前記終点(te)のいずれもが前記位相に対して遅相側へずれ、
前記第1リアクトル(L3)の電圧(VL)の極性は、前記ダイオード整流器(2;2a)と前記第1リアクトル(L3)との間で流れる前記交流電源(1)から供給される電流の向きとは逆方向を正とし、前記第1コンデンサ(C3)の電圧(V3)の極性は、前記ダイオード整流器(2;2a)の出力側および入力側のうち前記第1コンデンサ(C3)が接続される側における電圧の極性と一致する、直接形電力変換回路(100,100A,100B,100C,100D)。
続きを表示(約 5,000 文字)【請求項2】
前記第2コンデンサ(C4)は、前記位相(θ)の2倍の値の余弦値(cos(2θ))が正である期間においてのみ、当該余弦値と前記直流電圧の指令値(Vdc*)との積に比例するデューティ(dc)で放電し、
前記充電回路(4b)は、
前記整流回路(203)の前記出力側において、前記第2コンデンサ(C4)と直列に接続される第2リアクトル(L4)と、
前記第2コンデンサ(C4)の高電位側に位置し、前記第2リアクトル(L4)と前記第2コンデンサ(C4)との間に接続され、前記第2リアクトル(L4)から前記第2コンデンサ(C4)へ向かう方向を順方向とするダイオード(D40)と、
前記第2リアクトル(L4)に流れるリアクトル電流(I4)を前記ダイオード(D40)を介して前記第2コンデンサ(C4)へ流すか、前記第2電源線(LL)へ流すかを切り替えるスイッチ(Sl)と
を有し、
第1の前記充電期間の前記終点(te)から前記第1の前記充電期間の直後の第2の前記充電期間の前記始点(ts)に至るまで、前記リアクトル電流(I4)は前記スイッチ(Sl)を経由して増大しつつ前記第2電源線(LL)に流れ、
前記始点(ts)は、前記リアクトル電流(I4)が上昇して上限値(il^)に至る時点であり、
前記リアクトル電流(I4)が前記充電期間(CH)において前記第2コンデンサ(C4)へ流れ、
前記上限値(il^)は前記振幅(Im)と、前記位相についての所定の関数(G(θ))との積であり、
前記所定の関数(G(θ))は、前記位相の正弦値の平方(sin

θ)の逆数の半値((2・sin

θ)
-1
)を1から減じた値と前記正弦値の絶対値(|sinθ|)との積(F(θ))に修正項(ΔF)を加算した値を採り、
前記第1リアクトル(L3)の電圧(VL)が小さい程、前記修正項(ΔF)は大きく、
前記第1コンデンサ(C3)の電圧(V3)が大きい程、前記修正項(ΔF)は大きい、請求項1に記載の直接形電力変換回路(100,100A,100B,100C,100D)。
【請求項3】
前記第2コンデンサ(C4)は、前記位相(θ)の余弦値(cosθ)の平方(cos

θ)と前記直流電圧の指令値(Vdc*)との積に比例するデューティ(dc)で放電し、
前記充電回路(4b)は、
前記整流回路(203)の前記出力側において、前記第2コンデンサ(C4)と直列に接続される第2リアクトル(L4)と、
前記第2コンデンサ(C4)の高電位側に位置し、前記第2リアクトル(L4)と前記第2コンデンサ(C4)との間に接続され、前記第2リアクトル(L4)から前記第2コンデンサ(C4)へ向かう方向を順方向とするダイオード(D40)と、
前記第2リアクトル(L4)に流れるリアクトル電流(I4)を前記ダイオード(D40)を介して前記第2コンデンサ(C4)へ流すか、前記第2電源線(LL)へ流すかを切り替えるスイッチ(Sl)と
を有し、
第1の前記充電期間の前記終点(te)から前記第1の前記充電期間の直後の第2の前記充電期間の前記始点(ts)に至るまで、前記リアクトル電流(I4)は前記スイッチ(Sl)を経由して増大しつつ前記第2電源線(LL)に流れ、
前記始点(ts)は、前記リアクトル電流(I4)が上昇して上限値(il^)に至る時点であり、
前記リアクトル電流(I4)が前記充電期間(CH)において前記第2コンデンサ(C4)へ流れ、
前記上限値(il^)は前記振幅(Im)と、前記位相についての所定の関数(G(θ))との積であり、
前記所定の関数(G(θ))は、前記位相の2倍の値の余弦値(cos(2θ))と0以上1以下の係数(1-kb)との積の半値に1/2を加えた値と正弦値の絶対値(|sinθ|)との積(F(θ))に修正項(ΔF)を加算した値を採り、
前記第1リアクトル(L3)の電圧(VL)が小さい程、前記修正項(ΔF)は大きく、
前記第1コンデンサ(C3)の電圧(V3)が大きい程、前記修正項(ΔF)は大きい、請求項1に記載の直接形電力変換回路(100,100A,100C,100D)。
【請求項4】
前記第2コンデンサ(C4)は、前記位相(θ)の2倍の値の余弦値(cos(2θ))が正である期間においてのみ、当該余弦値と前記単相交流電圧の振幅(Vm)との積に比例するデューティ(dc)で放電し、
前記充電回路(4b)は、
前記整流回路(203)の前記出力側において、前記第2コンデンサ(C4)と直列に接続される第2リアクトル(L4)と、
前記第2コンデンサ(C4)の高電位側に位置し、前記第2リアクトル(L4)と前記第2コンデンサ(C4)との間に接続され、前記第2リアクトル(L4)から前記第2コンデンサ(C4)へ向かう方向を順方向とするダイオード(D40)と、
前記第2リアクトル(L4)に流れるリアクトル電流(I4)を前記ダイオード(D40)を介して前記第2コンデンサ(C4)へ流すか、前記第2電源線(LL)へ流すかを切り替えるスイッチ(Sl)と
を有し、
第1の前記充電期間の前記終点(te)から前記第1の前記充電期間の直後の第2の前記充電期間の前記始点(ts)に至るまで、前記リアクトル電流(I4)は前記スイッチ(Sl)を経由して増大しつつ前記第2電源線(LL)に流れ、
前記始点(ts)は、前記リアクトル電流(I4)が上昇して上限値(il^)に至る時点であり、
前記リアクトル電流(I4)が前記充電期間(CH)において前記第2コンデンサ(C4)へ流れ、
前記上限値(il^)は前記振幅(Im)と、前記位相についての所定の関数(G(θ))との積であり、
前記所定の関数(G(θ))は、前記位相の正弦値の平方(sin

(θ))の逆数の半値((2・sin

(θ))
-1
)を1から減じた値と、0以上1以下の係数(kb)と、係数(π/√8)と、前記正弦値の絶対値(|sinθ|)との積(F(θ))に修正項(ΔF)を加算した値を採り、
前記第1リアクトル(L3)の電圧(VL)が小さい程、前記修正項(ΔF)は大きく、
前記第1コンデンサ(C3)の電圧(V3)が大きい程、前記修正項(ΔF)は大きい、請求項1に記載の直接形電力変換回路(100,100A,100B,100C,100D)。
【請求項5】
前記第2コンデンサ(C4)は、第1値(B)を1から減じた値(1-B)を採るデューティ(dc)で放電し、
前記充電回路(4b)は、
前記整流回路(203)の前記出力側において、前記第2コンデンサ(C4)と直列に接続される第2リアクトル(L4)と、
前記第2コンデンサ(C4)の高電位側に位置し、前記第2リアクトル(L4)と前記第2コンデンサ(C4)との間に接続され、前記第2リアクトル(L4)から前記第2コンデンサ(C4)へ向かう方向を順方向とするダイオード(D40)と、
前記第2リアクトル(L4)に流れるリアクトル電流(I4)を前記ダイオード(D40)を介して前記第2コンデンサ(C4)へ流すか、前記第2電源線(LL)へ流すかを切り替えるスイッチ(Sl)と
を有し、
第1の前記充電期間の前記終点(te)から前記第1の前記充電期間の直後の第2の前記充電期間の前記始点(ts)に至るまで、前記リアクトル電流(I4)は前記スイッチ(Sl)を経由して増大しつつ前記第2電源線(LL)に流れ、
前記始点(ts)は、前記リアクトル電流(I4)が上昇して上限値(il^)に至る時点であり、
前記リアクトル電流(I4)が前記充電期間(CH)において前記第2コンデンサ(C4)へ流れ、
前記上限値(il^)は前記振幅(Im)と、前記位相についての所定の関数(G(θ))との積であり、
前記所定の関数(G(θ))は、前記位相の正弦値の絶対値(|sinθ|)から前記第1値(B)と第2値(J)との積(B・J)を減じた値(F(θ))と修正項(ΔF)との和を採り、
前記第1値(B)は、前記単相交流電圧の振幅(Vm)と前記絶対値(|sinθ|)との積(Vrec)から前記第2コンデンサ(C4)の電圧(Vc)を減じた値(Vrec-Vc)に対する、前記直流電圧の指令値(Vdc*)から前記第2コンデンサの前記電圧(Vc)を減じた値(Vdc*-Vc)の比([Vdc*-Vc]/[Vrec-Vc])であり、
前記第2値(J)は、前記位相の2倍の値の余弦値(cos(2θ))と0以上1以下の係数(1-kb)との積を1から減じた値の半値と、前記直流電圧の指令値(Vdc*)に対する前記単相交流電圧の前記振幅(Vm)の比(Vm/Vdc*)との積であり、
前記第1リアクトル(L3)の電圧(VL)が小さい程、前記修正項(ΔF)は大きく、
前記第1コンデンサ(C3)の電圧(V3)が大きい程、前記修正項(ΔF)は大きい、請求項1に記載の直接形電力変換回路(100,100A,100C,100D)。
【請求項6】
前記充電期間(CH)の長さは、前記第1リアクトル(L3)の電圧(VL)および前記第1コンデンサ(C3)の電圧(V3)のいずれにも依存せず前記位相(θ)に依存する第1量(F(θ))と、前記第1リアクトル(L3)の電圧(VL)および前記第1コンデンサ(C3)の電圧(V3)のいずれかまたは両方に依存する第2量(ΔF)との和(G(θ))に比例する、請求項2から請求項5のいずれか一つに記載の直接形電力変換回路(100,100A,100B,100C,100D)。
【請求項7】
前記充電回路(4b)は前記充電回路(4b)に入力する第2の入力電流(I4)をチョッピングして前記第2コンデンサ(C4)を充電し、
前記チョッピングの周期(Tsw)における前記第2の入力電流(I4)の平均値を当該平均値の最大値で除した値が小さい程、前記充電期間(CH)は短く、
前記第1リアクトル(L3)の電圧(VL)が小さい程、前記充電期間(CH)は長く、
前記第1コンデンサ(C3)の電圧(V3)が大きい程、前記充電期間(CH)は長い、請求項1に記載の直接形電力変換回路(100,100A,100B,100C,100D)。
【請求項8】
前記第1コンデンサ(C3)は前記第1電源線(LH)と前記第2電源線(LL)との間へ直接に接続され、前記第1コンデンサ(C3)の電圧(V3)の極性は、前記第2電源線(LL)から前記第1電源線(LH)に向かう方向が正に採用される、請求項1に記載の直接形電力変換回路(100,100A,100C)。
【請求項9】
前記第1コンデンサ(C3)は前記ダイオード整流器(2;2a)よりも前記インバータ(5)から離れ、
前記第1コンデンサ(C3)の電圧(V3)の極性は、前記単相交流電圧(Vin)の低電位から高電位へ向かう方向が正に採用される、請求項1に記載の直接形電力変換回路(100B,100D)。
【請求項10】
前記第1リアクトル(L3)は前記ダイオード整流器(2;2a)と前記第1コンデンサ(C3)との間に設けられ、
前記第1リアクトル(L3)の電圧(VL)の極性は、前記第1リアクトル(L3)に流れる電流(I2)の向きと逆方向が正に採用される、請求項1に記載の直接形電力変換回路(100,100C)。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本開示は直接形電力変換回路に関する。
続きを表示(約 1,800 文字)【背景技術】
【0002】
特許文献1は直接形電力変換回路を開示する。当該直接形電力変換回路はコンバータと、電力バッファ回路と、インバータと、直流リンクとを備える。コンバータは単相交流電圧を入力し、直流リンクに脈動電力を出力する。インバータは直流リンクにおける直流電圧を交流電圧に変換する。電力バッファ回路は、コンデンサとスイッチとを有する放電回路と、コンデンサを充電する充電回路とを含む。インバータに供給される電力がコンバータから供給される場合と、電力バッファ回路から供給される場合とがある。
【先行技術文献】
【特許文献】
【0003】
特許第5874800号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
リアクトルとコンデンサとスイッチング素子とを含む昇圧回路が公知である。当該リアクトルを流れる電流(以下単に「リアクトル電流」とも称される)がコンデンサに流れたり流れなかったりすることで、昇圧回路の外部からリアクトルに印加される電圧を超える電圧で、コンデンサが充電される。このような昇圧回路を、上述の直接形電力変換回路の充電回路とコンデンサとの組み合わせへ利用することができる。例えば電力バッファ回路は当該コンデンサを充放電する充放電回路によって実現される。
【0005】
例えばリアクトル電流を流す際、いわゆる臨界モードが採用される。リアクトル電流を臨界モードによって流す場合、コンデンサへの充電によってリアクトル電流が減少して零に至った時点で、スイッチング素子がオンしてリアクトル電流がスイッチング素子へ流れ始める。このような時点は、単相交流電圧の位相には依存せず、リアクトル電流の有無のみで容易に決定され得る。
【0006】
充放電回路が有する素子に要求される電流規格をリアクトル電流のピーク値を低減することによって緩和する観点と、効率の観点とからは、リアクトル電流にいわゆる連続モードが採用されることが望ましい。リアクトル電流に連続モードが採用されるとき、リアクトル電流がコンデンサに流れている状態でリアクトル電流をコンデンサへ流さずにスイッチング素子へ流すタイミングを、設定する必要がある。
【0007】
本開示は、上記タイミングの必要性に鑑み、直接形電力変換器の充放電回路におけるコンデンサの充電期間を制御し、連続モードの実現に資することを目的とする。
【課題を解決するための手段】
【0008】
本開示における直接形電力変換回路(100,100A,100B,100C,100D)の第1の態様は、第1電源線(LH)と、前記第1電源線よりも低い電位が印加される第2電源線(LL)と、交流電源(1)から単相交流電圧(Vin)が印加される入力側、および、前記第1電源線及び前記第2電源線が接続される出力側を有し、前記単相交流電圧(Vin)に対して全波整流および低域通過濾波を施して得られる整流電圧(Vrf)を出力する整流回路(203)と、前記整流回路の前記出力側で前記第1電源線と前記第2電源線との間に設けられた充放電回路(4)と、前記第1電源線と前記第2電源線との間の電圧たる直流電圧(Vdc)が入力されるインバータ(5)とを備える。
【0009】
前記整流回路(203)は、前記全波整流に用いられるダイオード整流器(2;2a,2b)と、前記第1電源線と前記第2電源線との間へ直接もしくは前記ダイオード整流器(2;2a)を介して間接に接続される第1コンデンサ(C3)と、前記第1コンデンサ(C3)と協働して、前記低域通過濾波を行う第1リアクトル(L3)とを有する。
【0010】
前記充放電回路(4)は、前記第1電源線と前記第2電源線との間に設けられる第2コンデンサ(C4)を含み、前記第2コンデンサを放電する放電回路(4a)と、全波整流された前記単相交流電圧(|Vin|)または前記整流電圧(Vrf)を昇圧し、前記整流回路(203)に入力する入力電流(Iin)の振幅(Im)に依存せず、前記単相交流電圧(Vin)の位相(θ)に依存して設定される長さを有する充電期間(CH)で前記第2コンデンサ(C4)を充電する充電回路(4b)とを有する。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許