TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2024170282
公報種別
公開特許公報(A)
公開日
2024-12-06
出願番号
2024021554
出願日
2024-02-15
発明の名称
半導体素子
出願人
三星電子株式会社
,
Samsung Electronics Co.,Ltd.
代理人
弁理士法人共生国際特許事務所
主分類
H10B
61/00 20230101AFI20241129BHJP()
要約
【課題】製造工程による欠陥を最小化することができる半導体素子を提供する。
【解決手段】半導体素子は、基板100上に基板の上面に平行であり、互いに交差する第1方向D1及び第2方向D2に互いに離隔された情報格納パターンDSと、情報格納パターン上で第1方向に延長され、第2方向に互いに離隔された第1セル導電ライン192と、第1セル導電ラインの各々は情報格納パターンの中で、第1方向に互いに離隔された対応する情報格納パターンに連結され、第1セル導電ラインの間で第1方向に互いに離隔されたセルビアコンタクト200とを含む。セルビアコンタクトの各々は、第1セル導電ラインの間で第2方向に延長されて情報格納パターンの中で、第2方向に互いに離隔されたダミー情報格納パターンDS_dに連結される。
【選択図】図3
特許請求の範囲
【請求項1】
基板上に前記基板の上面に平行であり、互いに交差する第1方向及び第2方向に互いに離隔された情報格納パターンと、
前記情報格納パターン上で前記第1方向に延長され、前記第2方向に互いに離隔された第1セル導電ラインと、
前記第1セル導電ラインの間で前記第1方向に互いに離隔されたセルビアコンタクトと、を含み、
前記第1セル導電ラインの各々は、前記情報格納パターンの中で、前記第1方向に互いに離隔された対応する情報格納パターンに連結され、
前記セルビアコンタクトの各々は、前記第1セル導電ラインの間で前記第2方向に延長されて、前記情報格納パターンの中で、前記第2方向に互いに離隔されたダミー情報格納パターンに連結されることを特徴とする半導体素子。
続きを表示(約 1,200 文字)
【請求項2】
前記セルビアコンタクトの各々は、
前記ダミー情報格納パターンの間で前記基板の前記上面に垂直な第3方向に延長された垂直部と、
前記垂直部上で前記第2方向に延長されて前記ダミー情報格納パターンに連結された水平部と、を含むことを特徴とする請求項1に記載の半導体素子。
【請求項3】
前記垂直部は、前記ダミー情報格納パターンから水平に離隔され、
前記水平部は、前記第2方向に互いに対向する端部を有し、前記ダミー情報格納パターンは、前記水平部の前記端部に各々連結されることを特徴とする請求項2に記載の半導体素子。
【請求項4】
前記水平部は、前記第1セル導電ラインから水平に離隔されていることを特徴とする請求項3に記載の半導体素子。
【請求項5】
前記水平部の前記第2方向に沿った幅は、前記垂直部から前記第3方向に沿って遠くなるほど、増加することを特徴とする請求項2に記載の半導体素子。
【請求項6】
前記第1セル導電ラインの各々の下面は、前記対応する情報格納パターンと接触し、
前記セルビアコンタクトの各々の前記水平部の下面は、前記ダミー情報格納パターンと接触することを特徴とする請求項2に記載の半導体素子。
【請求項7】
前記垂直部は、前記水平部の最下部面に連結され、
前記水平部の前記最下部面は、前記第1セル導電ラインの各々の前記下面よりも低い高さに位置することを特徴とする請求項6に記載の半導体素子。
【請求項8】
前記セルビアコンタクトの各々の前記水平部の上面は、前記第1セル導電ラインの上面と同一の高さに位置することを特徴とする請求項2に記載の半導体素子。
【請求項9】
前記基板と前記情報格納パターンとの間の配線構造体と、
前記配線構造体と前記情報格納パターンとの間の下部電極コンタクトと、をさらに含み、
前記下部電極コンタクトは、前記対応する情報格納パターンに各々連結され、
前記下部電極コンタクトの各々は、前記配線構造体の最上部導電ラインの中で対応する1つに連結され、
前記セルビアコンタクトの各々の前記垂直部は、前記配線構造体の前記最上部導電ラインの中で対応する1つに連結されることを特徴とする請求項2に記載の半導体素子。
【請求項10】
前記第1セル導電ライン上で前記第1方向に延長され、前記第2方向に互いに離隔された第2セル導電ラインと、
前記第1セル導電ラインと前記第2セル導電ラインとの間の第1導電コンタクトと、をさらに含み、
前記第2セル導電ラインの各々は、前記第1導電コンタクトの中で対応する第1導電コンタクトを通じて前記第1セル導電ラインの各々に電気的に連結されることを特徴とする請求項1に記載の半導体素子。
(【請求項11】以降は省略されています)
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体素子に関し、より詳細には磁気トンネル接合を含む半導体素子に関する。
続きを表示(約 2,100 文字)
【背景技術】
【0002】
電子機器の高速化及び/又は低消費電力化等につれて、電気機器に含まれる半導体記憶素子の高速化及び/又は低い動作電圧等に対する要求が増加している。このような要求を充足させるために、半導体記憶素子として磁気記憶素子が提案された。磁気記憶素子は、高速動作及び/又は不揮発性等の特性を有しているので、次世代半導体記憶素子として脚光を浴びている。
【0003】
一般的に、磁気記憶素子は、磁気トンネル接合パターン(Magnetic tunnel junction pattern;MTJ)を含む。磁気トンネル接合パターンは、2つの磁性体とその間に介在された絶縁膜を含む。2つの磁性体の磁化方向に応じて磁気トンネル接合パターンの抵抗値が変わる。例えば、2つの磁性体の磁化方向が反平行である場合に磁気トンネル接合パターンは大きい抵抗値を有し、2つの磁性体の磁化方向が平行である場合に磁気トンネル接合パターンは小さい抵抗値を有する。このような抵抗値の差を利用してデータを書き込み/読み出すことができる。
【0004】
電子産業の様々な要求に応じて、磁気トンネル接合パターンが金属配線の間に配置された埋め込み型構造を有する半導体素子に対する様々な研究が進行されている。
【先行技術文献】
【特許文献】
【0005】
米国特許第11437432号明細書
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、製造工程による欠陥を最小化することができる半導体素子を提供することにある。
また、本発明の目的は、電気的特性が改善された半導体素子を提供することにある。
【課題を解決するための手段】
【0007】
上記目的を達成するためになされた本発明の一態様による半導体素子は、基板上に前記基板の上面に平行であり、互いに交差する第1方向及び第2方向に互いに離隔された情報格納パターン、前記情報格納パターン上で前記第1方向に延長され、前記第2方向に互いに離隔された第1セル導電ラインと、前記第1セル導電ラインの間で前記第1方向に互いに離隔されたセルビアコンタクトと、を含み、前記第1セル導電ラインの各々は、前記情報格納パターンの中で、前記第1方向に互いに離隔された対応する情報格納パターンに連結され、前記セルビアコンタクトの各々は、前記第1セル導電ラインの間で前記第2方向に延長されて前記情報格納パターンの中で、前記第2方向に互いに離隔されたダミー情報格納パターンに連結されることを特徴とする。
【0008】
上記目的を達成するためになされた本発明の他の態様による半導体素子は、基板上に第1方向に延長され、第2方向に互いに離隔された第1セル導電ラインと、前記第1セル導電ラインの間で前記第2方向に延長され、前記第1セル導電ラインから離隔されたセルビアコンタクトと、前記第1セル導電ラインの下面に各々連結され、前記第2方向に互いに離隔された情報格納パターンと、前記セルビアコンタクトの下面に連結され、前記第2方向に互いに離隔されたダミー情報格納パターンと、を含み、前記第1方向及び前記第2方向は前記基板の上面に平行であり、互いに交差し、前記セルビアコンタクトは、前記ダミー情報格納パターンの間で前記基板の前記上面に垂直な第3方向に延長された垂直部、及び前記垂直部上で前記第2方向に延長されて前記ダミー情報格納パターンに連結された水平部を含むことを特徴とする。
【発明の効果】
【0009】
本発明の概念によれば、セルビアホールの各々が水平ホール及び水平ホールの最下部面から基板に向かって延長される垂直ホールを含み、水平ホールの上部の幅は水平ホールの下部の幅よりも大きい。したがって、第1導電膜がセルビアホールを容易に満たし、その結果、セルビアコンタクトの内部にボイド欠陥が発生することが最小化される。セルビアコンタクトの各々は、平面視において第2方向に長く延長されたバー形状を有し、したがって、第1方向に互いに離隔されたセルビアコンタクトの間のブリッジ欠陥が最小化される。セルビアコンタクトの水平部は第1セル導電ラインから水平に(一例として、第2方向に)離隔され、したがって、セルビアコンタクトと第1セル導電ラインとの間のブリッジ欠陥が最小化される。
【0010】
さらに、相対的に小さい抵抗を有する上部導電ラインがセルビアコンタクトを通じて基板の上の選択素子に連結され、ワードラインとして機能する。したがって、メモリセルを構成するワードラインの抵抗が減少される。
したがって、製造工程による欠陥を最小化することができ、電気的特性が改善された半導体素子が提供される。
【図面の簡単な説明】
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
三星電子株式会社
半導体素子
19日前
三星電子株式会社
半導体装置
12日前
三星電子株式会社
集積回路素子
12日前
三星電子株式会社
イメージセンサー
12日前
三星電子株式会社
イメージセンサー
21日前
三星電子株式会社
イメージセンサー
21日前
三星電子株式会社
透明電極及び測定機器
13日前
三星電子株式会社
集積回路素子及びその製造方法
13日前
三星電子株式会社
CXLメモリ装置及びこれを利用した方法
14日前
個人
層状熱素子
1か月前
ローム株式会社
窒化物半導体装置
今日
マグネデザイン株式会社
GSR素子の製造方法
1か月前
TDK株式会社
音響デバイス
1か月前
個人
発電装置及びそれを用いる発電システム
12日前
株式会社東芝
電子回路及び計算装置
1か月前
ローム株式会社
ホール素子
1か月前
ローム株式会社
半導体装置
今日
旺宏電子股ふん有限公司
メモリデバイス
1か月前
キヤノン株式会社
有機発光素子
26日前
キオクシア株式会社
半導体記憶装置
1か月前
株式会社半導体エネルギー研究所
発光デバイス、発光装置、電子機器
1か月前
キオクシア株式会社
メモリデバイス
12日前
キオクシア株式会社
半導体記憶装置
26日前
キオクシア株式会社
メモリデバイス
1か月前
キオクシア株式会社
半導体記憶装置
26日前
キオクシア株式会社
半導体記憶装置
今日
キオクシア株式会社
半導体記憶装置
今日
マクセル株式会社
太陽電池及びそれに用いる光学素子を備えるバリア構造体
1か月前
株式会社ジャパンディスプレイ
表示装置
1か月前
マクセル株式会社
太陽電池及びそれに用いる光学素子を備えるバリア構造体
1か月前
株式会社リコー
光電変換素子、電子機器、及び電源モジュール
27日前
株式会社ジャパンディスプレイ
表示装置
1か月前
株式会社ジャパンディスプレイ
表示装置
1か月前
日本電気株式会社
複合材料、ボロメータ、及び複合材料形成方法
14日前
キオクシア株式会社
半導体装置およびその製造方法
1か月前
キオクシア株式会社
半導体装置およびその製造方法
1か月前
続きを見る
他の特許を見る