特許ウォッチ

公開番号2024149006
公報種別公開特許公報(A)
公開日2024-10-18
出願番号2023062638
出願日2023-04-07
発明の名称半導体装置および半導体装置の製造方法
出願人三菱電機株式会社
代理人弁理士法人高田・高橋国際特許事務所
主分類H01L 29/739 20060101AFI20241010BHJP(基本的電気素子)
要約【課題】特性の劣化を抑制できる半導体装置および半導体装置の製造方法を得ることを目的とする。
【解決手段】本開示に係る半導体装置は、第1面と、前記第1面と反対側の第2面を有し、不純物として酸素を含むシリコン基板と、前記第1面に設けられた第1電極と、前記第2面に設けられた第2電極と、を備え、前記シリコン基板は、不純物濃度が前記第2面側ほど高いn型のドリフト層と、前記ドリフト層の前記第2面側に設けられ、不純物としてプロトンを含むn型の第1バッファ層と、前記第1バッファ層の前記第2面側に設けられた第2バッファ層と、を備える。
【選択図】図3A
特許請求の範囲【請求項１】
第１面と、前記第１面と反対側の第２面を有し、不純物として酸素を含むシリコン基板と、
前記第１面に設けられた第１電極と、
前記第２面に設けられた第２電極と、
を備え、
前記シリコン基板は、
不純物濃度が前記第２面側ほど高いｎ型のドリフト層と、
前記ドリフト層の前記第２面側に設けられ、不純物としてプロトンを含むｎ型の第１バッファ層と、
前記第１バッファ層の前記第２面側に設けられた第２バッファ層と、
を備えることを特徴とする半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記ドリフト層の前記不純物濃度は、前記ドリフト層の前記第１面側に設けられた層と前記ドリフト層との接合部から、前記ドリフト層と前記第１バッファ層との接合部まで上昇し続けることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ドリフト層は不純物としてリンまたはアンチモンを有し、
前記第２バッファ層は、不純物としてヒ素またはリンを有することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記ドリフト層の酸素濃度Ｏ
ｉ
は、前記ドリフト層の不純物濃度をＣｎとしたとき、
１．００×１０
１７
ｌｎ（Ｃ
ｎ
）－２．８４×１０
１８
≦Ｏ
ｉ
≦９．４０×１０
１６
ｌｎ（Ｃ
ｎ
）－２．２７×１０
１８
を満たすことを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記第１バッファ層の不純物濃度は、前記シリコン基板の厚さ方向に複数のピークを有し、
前記複数のピークの不純物濃度は、前記第２バッファ層に近づくほど高いことを特徴とする請求項１または２に記載の半導体装置。
【請求項６】
前記ドリフト層の前記第１面側に設けられたｐ型のベース層と、
前記ベース層の前記第１面側に設けられたｎ型のエミッタ層と、
前記シリコン基板の前記第１面に形成され前記エミッタ層と前記ベース層を貫通するトレンチの内部に設けられたゲート電極と、
前記第２バッファ層の前記第２面側に設けられたｐ型のコレクタ層と、
を備えることを特徴とする請求項１または２に記載の半導体装置。
【請求項７】
前記ドリフト層の前記第１面側に、前記ベース層よりも深く形成されたｎ型の半導体層をさらに備えることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記ドリフト層の前記第１面側に設けられたｐ型のアノード層と、
前記第２バッファ層の前記第２面側に設けられたｎ型のカソード層と、
を備えることを特徴とする請求項１または２に記載の半導体装置。
【請求項９】
前記第２バッファ層の前記第２面側に設けられ、前記第２面に沿った方向で前記ｎ型のカソード層と並ぶｐ型のカソード層を備えることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記シリコン基板はＩＧＢＴ領域とダイオード領域を有することを特徴とする請求項１または２に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 3,300 文字）【背景技術】
【０００２】
特許文献１には、Ｎ
－
ドリフト層の不純物濃度が極大となる箇所が少なくとも１か所ある絶縁ゲート型バイポーラトランジスタ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）が開示されている。Ｎ
－
ドリフト層の不純物濃度は、不純物濃度が極大となる箇所からＰベース層およびＰコレクタ層の方向に向かって低くなる。さらに、少なくともＮ
－
ドリフト層の不純物濃度が極大となる箇所には、酸素原子と酸素よりも軽い元素が含まれている。
【先行技術文献】
【特許文献】
【０００３】
特開２００８－９１８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、ＳｉウエハとしてＦｌｏａｔｉｎｇＺｏｎｅ（ＦＺ）ウエアを用いている。特許文献１では、プロトン照射にて、ＩＧＢＴのＭＯＳ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが形成されたエミッタ電極側から、Ｓｉ中にプロトンを導入し、ドリフト層の不純物プロファイルを形成している。このため、ＭＯＳトランジスタ領域を荷電粒子であるプロトンが通過する。従って、ＭＯＳトランジスタ特性およびＭＯＳゲート構造を構成するゲート酸化膜特性の劣化が生じる可能性がある。
【０００５】
本開示は、上述の課題を解決するためになされたもので、特性の劣化を抑制できる半導体装置および半導体装置の製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、第１面と、前記第１面と反対側の第２面を有し、不純物として酸素を含むシリコン基板と、前記第１面に設けられた第１電極と、前記第２面に設けられた第２電極と、を備え、前記シリコン基板は、不純物濃度が前記第２面側ほど高いｎ型のドリフト層と、前記ドリフト層の前記第２面側に設けられ、不純物としてプロトンを含むｎ型の第１バッファ層と、前記第１バッファ層の前記第２面側に設けられた第２バッファ層と、を備える。
【０００７】
本開示に係る半導体装置の製造方法は、ｍａｇｎｅｔｉｃ－ａｐｐｌｉｅｄＣｚｏｃｈｒａｌｓｋｉ（ＭＣＺ）法で製造され、ｎ型のドリフト層を有するシリコンウエハの第１面側に半導体層を形成し、前記シリコンウエハの前記第１面と反対側の第２面にイオン注入を行い、アニールを行うことで第２バッファ層を形成し、前記第２バッファ層を形成した後に、前記第２バッファ層よりも前記第２面から深い位置にプロトン（Ｈ
＋
）を注入し、前記プロトンを注入した後に前記プロトンに対してアニールを行い、第１バッファ層を形成する。
【発明の効果】
【０００８】
本開示に係る半導体装置および半導体装置の製造方法では、不純物として酸素を含むシリコン基板またはＭＣＺ法で製造されたシリコンウエハと、不純物としてプロトンを含むｎ型の第１バッファ層とを組み合わせることで、ドリフト層の不純物プロファイルを形成できる。従って、ＭＯＳトランジスタ特性等の特性の劣化を抑制できる。
【図面の簡単な説明】
【０００９】
実施の形態１に係る半導体装置の平面図である。
実施の形態１に係るＩＧＢＴの断面図である。
実施の形態１に係るダイオードの断面図である。
実施の形態１に係るダイオードの別の例を示す断面図である。
実施の形態１に係るドリフト層の不純物プロファイルを示す図である。
ドリフト層の不純物プロファイルへのバッファ層の影響を説明する図である。
水素濃度の深さ方向の不純物プロファイルの計算結果である。
ドリフト層の不純物濃度の変化量と耐圧の関係を示す図である。
ＭＣＺウエハでの酸素濃度とドリフト層の不純物濃度との関係を示す図である。
３．３ｋＶダイオードでの静耐圧の測定温度依存性を示す図である。
３．３ｋＶＩＧＢＴ、ダイオードにおけるダイナミック状態の安全動作領域の試作結果を示す図である。
ＲＢＳＯＡの波形を示す図である。
ＳＣＳＯＡの波形を示す図である。
ＲｅｃｏｖｅｒｙＳＯＡの波形を示す図である。
実施の形態２に係る不純物プロファイルを示す図である。
様々な第１バッファ層の不純物プロファイルを示す図である。
実施の形態２の変形例に係る第１バッファ層の不純物プロファイルを示す図である。
１２００Ｖダイオードの耐圧保持時の波形を示す図である。
１２００Ｖダイオードのデバイス特性を示す図である。
ＲＢＳＯＡの波形を示す図である。
ＲｅｃｏｖｅｒｙＳＯＡの波形を示す図である。
実施の形態３に係るＩＧＢＴの製造方法を説明する図である。
実施の形態３に係るＩＧＢＴの製造方法を説明する図である。
実施の形態３に係るＩＧＢＴの製造方法を説明する図である。
実施の形態３に係るＩＧＢＴの製造方法を説明する図である。
実施の形態３に係るＩＧＢＴの製造方法を説明する図である。
実施の形態３に係るＩＧＢＴの製造方法を説明する図である。
実施の形態３に係るＩＧＢＴの製造方法を説明する図である。
実施の形態３に係るＩＧＢＴの製造方法を説明する図である。
実施の形態３に係るＩＧＢＴの製造方法を説明する図である。
実施の形態３に係るＩＧＢＴの製造方法を説明する図である。
実施の形態３に係るＩＧＢＴの製造方法を説明する図である。
実施の形態３に係るＩＧＢＴの製造方法を説明する図である。
実施の形態３に係るＩＧＢＴの製造方法を説明する図である。
実施の形態３に係る縦構造の形成方法を示すフローチャートである。
実施の形態４に係るダイオードの製造方法を説明する図である。
実施の形態４に係るダイオードの製造方法を説明する図である。
実施の形態４に係るダイオードの製造方法を説明する図である。
実施の形態４に係るダイオードの製造方法を説明する図である。
実施の形態４に係るダイオードの製造方法を説明する図である。
実施の形態４に係るダイオードの製造方法を説明する図である。
実施の形態４に係るダイオードの製造方法を説明する図である。
実施の形態４に係るダイオードの製造方法を説明する図である。
実施の形態４に係るダイオードの製造方法を説明する図である。
実施の形態４に係る縦構造の形成方法を示すフローチャートである。
実施の形態４の変形例に係る縦構造の形成方法を示すフローチャートである。
実施の形態５に係る半導体装置の一例を示す断面図である。
実施の形態５に係る半導体装置の一例を示す断面図である。
実施の形態５に係る半導体装置の一例を示す断面図である。
実施の形態５に係る半導体装置の一例を示す断面図である。
実施の形態５に係る半導体装置の一例を示す断面図である。
実施の形態５に係る半導体装置の一例を示す断面図である。
実施の形態５に係る半導体装置の一例を示す断面図である。
実施の形態５に係る半導体装置の一例を示す断面図である。
【発明を実施するための形態】
【００１０】
各実施の形態に係る半導体装置および半導体装置の製造方法について図面を参照して説明する。同じまたは対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
（【００１１】以降は省略されています）

関連特許