特許ウォッチ

公開番号2024143733
公報種別公開特許公報(A)
公開日2024-10-11
出願番号2023056549
出願日2023-03-30
発明の名称電源コントローラ回路および電子機器、電源システム
出願人ローム株式会社
代理人個人,個人
主分類G06F 1/26 20060101AFI20241003BHJP(計算;計数)
要約【課題】複数のレーンを正しく制御できる。
【解決手段】オシレータ410は、クロック信号CLK生成する。スロットパルス発生器420は、マスターモードにおいて、クロック信号CLKを所定数カウントするごとにアサートされる第1スロットパルスSP1を生成する。タイミング基準信号発生器440は、マスターモードにおいて、第1スロットパルスSP1の周期に応じた周期を有するタイミング基準信号TREFを生成し、スレーブモードとして動作する別の電源コントローラ回路400に送信する。スロットパルス再生部450は、スレーブモードにおいて、マスターモードとして動作する別の電源コントローラ回路400からタイミング基準信号TREFを受信し、第2スロットパルスSL2を生成する。シーケンサ430は、第1スロットパルスSL1または第2スロットパルスSL2に応じて複数の電源レーンを制御する。
【選択図】図4
特許請求の範囲【請求項１】
マスターモードおよびスレーブモードが切り替え可能な電源コントローラ回路であって、
クロック信号を生成するオシレータと、
前記マスターモードにおいて、前記クロック信号を所定数カウントするごとにアサートされる第１スロットパルスを生成するスロットパルス発生器と、
前記マスターモードにおいて、前記第１スロットパルスの周期に応じた周期を有するタイミング基準信号を生成し、前記スレーブモードとして動作する別の前記電源コントローラ回路に送信するタイミング基準信号発生器と、
前記スレーブモードにおいて、前記マスターモードとして動作する別の前記電源コントローラ回路から前記タイミング基準信号を受信し、第２スロットパルスを生成するスロットパルス再生部と、
前記マスターモードにおいて、前記第１スロットパルスに応じて複数の電源レーンを制御し、前記スレーブモードにおいて、前記第２スロットパルスに応じて前記複数の電源レーンを制御するシーケンサと、
を備える、電源コントローラ回路。
続きを表示（約 1,000 文字）【請求項２】
前記第１スロットパルスは、前記クロック信号の１サイクルの間、アサートされ、
前記タイミング基準信号は、前記クロック信号の複数ｎサイクルにわたり、アサートされる、請求項１に記載の電源コントローラ回路。
【請求項３】
前記スロットパルス再生部は、前記タイミング基準信号の一部分を切り出して、前記第２スロットパルスを生成する、請求項２に記載の電源コントローラ回路。
【請求項４】
前記スロットパルス再生部は、
前記タイミング基準信号を１クロックサイクル遅延して反転する遅延回路と、
遅延前の前記タイミング基準信号と、遅延反転後の前記タイミング基準信号との論理積を生成するＡＮＤゲートと、
を含む、請求項３に記載の電源コントローラ回路。
【請求項５】
２≦ｎ≦２０である、請求項２から４のいずれかに記載の電源コントローラ回路。
【請求項６】
前記クロック信号を利用して前記タイミング基準信号をリタイミングする同期回路をさらに含む請求項１から４のいずれかに記載の電源コントローラ回路。
【請求項７】
請求項１から４のいずれかに記載の、マスターモードとして動作する第１の電源コントローラ回路と、
請求項１から４のいずれかに記載の、スレーブモードとして動作する第２の電源コントローラ回路と、
を備える、電子機器。
【請求項８】
マスターとして動作する第１電源コントローラ回路と、
スレーブとして動作する第２電源コントローラ回路と、
を備え、
前記第１電源コントローラ回路は、
クロック信号を生成するオシレータと、
前記クロック信号に応じて第１スロットパルスを生成するスロットパルス発生器と、
前記第１スロットパルスに応じて複数の第１電源レーンを制御する第１シーケンサと、
前記第１スロットパルスに応じてタイミング基準信号を生成し、前記第２電源コントローラ回路に対して送信するタイミング基準信号発生器と、
を備え、
前記第２電源コントローラ回路は、
前記タイミング基準信号に応じて第２スロットパルスを生成するスロットパルス再生部と、
前記第２スロットパルスに応じて複数の第２電源レーンを制御する第２シーケンサと、
を備える、電源システム。

発明の詳細な説明【技術分野】
【０００１】
本発明は、複数の電源を管理、制御する電源コントローラ回路に関する。
続きを表示（約 1,100 文字）【背景技術】
【０００２】
携帯電話、タブレット端末、ノート型パーソナルコンピュータ（ＰＣ）、デスクトップＰＣ、ゲーム機器は、演算処理を行うＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）などのマイクロプロセッサを備える。
【０００３】
マイクロプロセッサを搭載する電子機器は、半導体製造プロセスの微細化、搭載する周辺回路の増加、低消費電力化の要請にともない、複数の回路ブロックに細分化されており、回路ブロックごとに独立して電源電圧を制御可能に構成される。
【０００４】
こうした機器において、複数の回路ブロックに対応する複数の電源系統を制御するために、電源コントローラ回路が使用される。電源コントローラ回路は、電源管理ＩＣ（ＰＭＩＣ：Power Management Integrated Circuit）とも称される。
【０００５】
電源コントローラ回路は、シーケンサを備える。シーケンサには、複数の電源レーンのオン、オフを、所定のシーケンスにしたがって確実に制御することが要求される。
【０００６】
電源コントローラ回路は、スロットと呼ばれる時間単位で、複数の電源レーンの制御を行う。たとえば、シーケンス開始後、３スロット目に第１電源レーンをオン、４スロット目に第２電源レーンをオン、６スロット目に第３電源レーンをオン、…のようなシーケンスを組むことが可能である。
【先行技術文献】
【特許文献】
【０００７】
特開２００９－２７２９９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
制御対象の電源レーンの個数（レーン数やチャンネル数という）が、１個の電源コントローラ回路のレーン数より多いシステムが存在する。このようなシステムでは、複数の電源コントローラ回路を併用する必要がある。このようなシステムにおいて発生する問題を説明する。
【０００９】
図１は、複数の電源コントローラ回路を備えるシステムにおいて生ずる問題を説明する図である。２個の電源コントローラ回路ＰＭＩＣ１，ＰＭＩＣ２が併存するシステムを考える。
【００１０】
スロット時間は、クロック信号をカウントすることにより生成されるため、スロット時間は、クロック信号の周期のばらつきの影響を受ける。クロック信号の周期が１０％の精度を有しているとすると、スロット時間の精度も１０％となる。
（【００１１】以降は省略されています）

関連特許