特許ウォッチ

公開番号2024136742
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023047958
出願日2023-03-24
発明の名称駆動回路及び駆動方法
出願人富士電機株式会社
代理人個人,個人
主分類H02M 1/08 20060101AFI20240927BHJP(電力の発電,変換,配電)
要約【課題】第1スイッチと第2スイッチが同期間にオンする可能性を低減すること。
【解決手段】第1電源ラインと駆動ラインとの間に配置された第1スイッチと、前記第1電源ラインよりも低電位の第2電源ラインと前記駆動ラインとの間に配置された第2スイッチと、前記第1スイッチのターンオン指令を受けると、前記第1スイッチをターンオンさせてから第1時間の経過時にターンオフさせる第1ドライバと、前記第2スイッチのターンオン指令を受けると、前記第2スイッチをターンオンさせてから第2時間の経過時にターンオフさせる第2ドライバと、前記第1スイッチのターンオン指令を受けると、前記駆動ラインを前記第1電源ラインにプルアップし、前記第2スイッチのターンオン指令を受けると、前記駆動ラインをプルダウンする切り替え回路と、を備える、駆動回路。
【選択図】図1
特許請求の範囲【請求項１】
第１電源ラインと、
前記第１電源ラインよりも低い電位である第２電源ラインと、
駆動ラインと、
前記第１電源ラインと前記駆動ラインとの間に配置された第１スイッチと、
前記第２電源ラインと前記駆動ラインとの間に配置された第２スイッチと、
前記第１スイッチのターンオン指令を受けると、前記第１スイッチをターンオンさせてから第１時間の経過時にターンオフさせる第１ドライバと、
前記第２スイッチのターンオン指令を受けると、前記第２スイッチをターンオンさせてから第２時間の経過時にターンオフさせる第２ドライバと、
前記第１スイッチのターンオン指令を受けると、前記駆動ラインを前記第１電源ラインにプルアップし、前記第２スイッチのターンオン指令を受けると、前記駆動ラインをプルダウンする切り替え回路と、を備える、駆動回路。
続きを表示（約 1,400 文字）【請求項２】
前記第１時間は、前記第１スイッチのターンオン指令を受けてから前記駆動ラインの電圧が第１閾値以上になるまでの時間であり、
前記第２時間は、前記第２スイッチのターンオン指令を受けてから前記駆動ラインの電圧が第２閾値以下になるまでの時間である、
請求項１に記載の駆動回路。
【請求項３】
前記第１時間は、前記第１スイッチのターンオン指令を受けてから、前記駆動ラインに制御端子が接続されるスイッチング素子の主電極間の電圧が第３閾値以下になるまでの時間であり、
前記第２時間は、前記第２スイッチのターンオン指令を受けてから前記スイッチング素子の主電極間の電圧が第４閾値以上になるまでの時間である、
請求項１に記載の駆動回路。
【請求項４】
前記第１時間は、前記第１スイッチのターンオン指令を受けてから、前記駆動ラインに制御端子が接続されるスイッチング素子の主電極を流れる電流が第５閾値以上になるまでの時間であり、
前記第２時間は、前記第２スイッチのターンオン指令を受けてから前記スイッチング素子の主電極を流れる電流が第６閾値以下になるまでの時間である、
請求項１に記載の駆動回路。
【請求項５】
前記切り替え回路は、前記第１ドライバ及び前記第２ドライバと共通の指令信号に従って動作する、請求項１に記載の駆動回路。
【請求項６】
前記指令信号は、パルス状の指令信号であり、
前記第１スイッチのターンオン指令は、前記指令信号の第１エッジをトリガーとする指令であり、
前記第２スイッチのターンオン指令は、前記指令信号の第２エッジをトリガーとする指令である、請求項５に記載の駆動回路。
【請求項７】
前記指令信号は、５０％デューティ比の信号である、請求項６に記載の駆動回路。
【請求項８】
前記第１ドライバは、前記第１時間を形成する第１遅延回路を含み、
前記第２ドライバは、前記第２時間を形成する第２遅延回路を含む、請求項１に記載の駆動回路。
【請求項９】
前記切り替え回路は、
第１抵抗と、
第２抵抗と、
前記第１スイッチのターンオン指令を受けると、前記駆動ラインを前記第１抵抗を介して前記第１電源ラインにプルアップし、前記第２スイッチのターンオン指令を受けると、前記駆動ラインを前記第２抵抗を介して前記第２電源ラインにプルダウンする第３スイッチと、を有する、請求項１から８のいずれか一項に記載の駆動回路。
【請求項１０】
第１電源ラインと駆動ラインとの間に配置された第１スイッチと、前記第１電源ラインよりも低電位の第２電源ラインと前記駆動ラインとの間に配置された第２スイッチとを駆動する方法であって、
前記第１スイッチのターンオン指令を受けると、前記第１スイッチをターンオンさせてから第１時間の経過時にターンオフさせ、
前記第２スイッチのターンオン指令を受けると、前記第２スイッチをターンオンさせてから第２時間の経過時にターンオフさせ、
前記第１スイッチのターンオン指令を受けると、前記駆動ラインを前記第１電源ラインにプルアップし、前記第２スイッチのターンオン指令を受けると、前記駆動ラインを前記第２電源ラインにプルダウンする、駆動方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、駆動回路及び駆動方法に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
電力変換回路には、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor：電界効果トランジスタ）といったパワー半導体が用いられる。これらのパワー半導体を制御する回路（ゲート駆動回路）として、例えば、特許文献１，２が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２００３－７０２３３号公報
特開２０１９－１９３４０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１，２のように、ゲート駆動回路は、一般的に、ハイサイドの第１スイッチとローサイドの第２スイッチの直列接続により構成される。しかしながら、部品の個体差などによって、ハイサイドの第１スイッチとローサイドの第２スイッチが同期間にオンする可能性がある。
【０００５】
本開示は、第１スイッチと第２スイッチが同期間にオンする可能性を低減することを課題とする。
【課題を解決するための手段】
【０００６】
本開示の一態様では、
第１電源ラインと、
前記第１電源ラインよりも低い電位である第２電源ラインと、
駆動ラインと、
前記第１電源ラインと前記駆動ラインとの間に配置された第１スイッチと、
前記第２電源ラインと前記駆動ラインとの間に配置された第２スイッチと、
前記第１スイッチのターンオン指令を受けると、前記第１スイッチをターンオンさせてから第１時間の経過時にターンオフさせる第１ドライバと、
前記第２スイッチのターンオン指令を受けると、前記第２スイッチをターンオンさせてから第２時間の経過時にターンオフさせる第２ドライバと、
前記第１スイッチのターンオン指令を受けると、前記駆動ラインを前記第１電源ラインにプルアップし、前記第２スイッチのターンオン指令を受けると、前記駆動ラインをプルダウンする切り替え回路と、を備える、駆動回路が提供される。
【発明の効果】
【０００７】
本開示の一態様によれば、第１スイッチと第２スイッチが同期間にオンする可能性を低減できる。
【図面の簡単な説明】
【０００８】
一実施形態の駆動回路を備える電力変換装置の構成例を示す図である。
一実施形態に係る駆動回路が行う駆動方法による動作を例示するタイミングチャートである。
パルス生成回路の一構成例を示す図である。
電圧維持回路の一構成例を示す図である。
一実施形態の駆動回路の具体例を示す図である。
期間Ａでの電流経路を表す図である。
期間Ｂでの電流経路を表す図である。
期間Ｃでの電流経路を表す図である。
期間Ｄでの電流経路を表す図である。
【発明を実施するための形態】
【０００９】
以下、一実施形態を説明する。
【００１０】
図１は、一実施形態の駆動回路を備える電力変換装置の構成例を示す図である。図１に示す電力変換装置１０１は、直流を交流に変換するインバータでも、直流を直流に変換するコンバータでもよい。例えば、電力変換装置１０１は、不図示の直流電源から供給される直流電力を、モータ等の負荷に供給する交流電力に変換するインバータである。電力変換装置１０１は、駆動回路５０及びスイッチング素子Ｑを備える。
（【００１１】以降は省略されています）

関連特許