特許ウォッチ

公開番号2025017551
公報種別公開特許公報(A)
公開日2025-02-06
出願番号2023120657
出願日2023-07-25
発明の名称半導体装置
出願人富士電機株式会社
代理人弁理士法人扶桑国際特許事務所
主分類H01L 21/52 20060101AFI20250130BHJP(基本的電気素子)
要約【課題】はんだ層でのエレクトロマイグレーションの発生を抑制する。
【解決手段】半導体装置は、上面及び下面と、上面及び下面に沿う方向に交互に配列されたトランジスタ領域I及びダイオード領域Fとを有する半導体チップ12aと、半導体チップ12aの上面側に配置された、銅を含有するリードフレーム13aと、リードフレーム13aにおける半導体チップ12a側の面に形成された、ニッケルを含有するめっき層18aと、半導体チップ12aの上面とめっき層18aとを接合する、錫を含有するはんだ層14aと、半導体チップ12aの下面と対向して配置され、半導体チップ12a側の面に銅を含有する配線層が形成された絶縁回路基板11と、配線層の半導体チップ12a側の面に形成された、ニッケルを含有するめっき層18bと、半導体チップ12aの下面とめっき層18bとを接合する、錫を含有するはんだ層14bとを有する。
【選択図】図10
特許請求の範囲【請求項１】
上面及び下面と、前記上面及び前記下面に沿う方向に交互に配列されたトランジスタ領域及びダイオード領域とを有する半導体チップと、
前記半導体チップの前記上面側に配置された、銅を含有するリードフレームと、
前記リードフレームにおける前記半導体チップ側の面に形成された、ニッケルを含有する第１めっき層と、
前記半導体チップの前記上面と前記第１めっき層とを接合する、錫を含有する第１はんだ層と、
前記半導体チップの前記下面と対向して配置され、前記半導体チップ側の面に銅を含有する配線層が形成された絶縁回路基板と、
前記配線層の前記半導体チップ側の面に形成された、ニッケルを含有する第２めっき層と、
前記半導体チップの前記下面と前記第２めっき層とを接合する、錫を含有する第２はんだ層と、
を有する半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記第２めっき層の厚さは、前記第１めっき層の厚さより大きい、
請求項１に記載の半導体装置。
【請求項３】
前記第１めっき層では、前記リードフレームにおける前記半導体チップ側の面のうち、前記トランジスタ領域に対向する第１領域の厚さと、前記ダイオード領域に対向する第２領域の厚さとが異なっており、
前記第２めっき層では、前記絶縁回路基板における前記半導体チップ側の面のうち、前記トランジスタ領域に対向する第３領域の厚さと、前記ダイオード領域に対向する第４領域の厚さとが異なっている、
請求項１に記載の半導体装置。
【請求項４】
前記第１めっき層では、前記第２領域の厚さが前記第１領域の厚さより大きく、
前記第２めっき層では、前記第４領域の厚さが前記第３領域の厚さより大きい、
請求項３に記載の半導体装置。
【請求項５】
前記半導体チップにおいて、前記ダイオード領域は前記トランジスタ領域よりも通電時の電流密度が大きい、
請求項４に記載の半導体装置。
【請求項６】
前記第１めっき層では、前記第１領域の厚さが前記第２領域の厚さより大きく、
前記第２めっき層では、前記第４領域の厚さが前記第３領域の厚さより大きい、
請求項３に記載の半導体装置。
【請求項７】
前記第１めっき層は、前記リードフレームにおける前記半導体チップ側の面のうち、前記第１領域にのみ形成され、
前記第２めっき層は、前記絶縁回路基板における前記半導体チップ側の面のうち、前記第４領域にのみ形成されている、
請求項３に記載の半導体装置。
【請求項８】
前記リードフレームは、前記第１はんだ層を介して前記半導体チップのエミッタ電極と接続され、
前記絶縁回路基板の配線層は、前記第２はんだ層を介して前記半導体チップのコレクタ電極と接続されている、
請求項１に記載の半導体装置。
【請求項９】
前記半導体チップの前記上面の前記第１はんだ層に対向する面に形成された、ニッケルを含有する第３めっき層と、
前記半導体チップの前記下面の前記第２はんだ層に対向する面に形成された、ニッケルを含有する第４めっき層と、
をさらに有する請求項８に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
半導体チップに対して絶縁基板やリードフレームがはんだ接合された構成を成す半導体パワーモジュールがある（例えば、特許文献１参照）。また、絶縁基板上に設けられた配線層と、配線層の上面の一部が開口部で露出するように配線層を被覆する被覆層と、開口部において配線層に接合した、はんだによる接合層とを備える半導体装置が提案されている（例えば、特許文献２参照）。また、半導体パワーモジュールに用いられるパワーデバイス素子の例として、ＲＣ（Reverse-Conducting）－ＩＧＢＴ（Insulated Gate Bipolar Transistor）がある（例えば、非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１６／０７９８８１号
国際公開第２０２２／２４４３９５号
【非特許文献】
【０００４】
Yushi Sato、外５名、“Advantage of Lead-Frame Wiring and High Reliable to Electromigration Package for High Power Density Automotive Power Module”、PCIM Europe 2023，May 2023
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、はんだ層でのエレクトロマイグレーションの発生を抑制可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
発明の一観点によれば、上面及び下面と、前記上面及び前記下面に沿う方向に交互に配列されたトランジスタ領域及びダイオード領域とを有する半導体チップと、前記半導体チップの前記上面側に配置された、銅を含有するリードフレームと、前記リードフレームにおける前記半導体チップ側の面に形成された、ニッケルを含有する第１めっき層と、前記半導体チップの前記上面と前記第１めっき層とを接合する、錫を含有する第１はんだ層と、前記半導体チップの前記下面と対向して配置され、前記半導体チップ側の面に銅を含有する配線層が形成された絶縁回路基板と、前記配線層の前記半導体チップ側の面に形成された、ニッケルを含有する第２めっき層と、前記半導体チップの前記下面と前記第２めっき層とを接合する、錫を含有する第２はんだ層と、を有する半導体装置が提供される。
【０００７】
前記第２めっき層の厚さは、前記第１めっき層の厚さより大きくてよい。
【０００８】
前記第１めっき層では、前記リードフレームにおける前記半導体チップ側の面のうち、前記トランジスタ領域に対向する第１領域の厚さと、前記ダイオード領域に対向する第２領域の厚さとが異なっていてもよく、前記第２めっき層では、前記絶縁回路基板における前記半導体チップ側の面のうち、前記トランジスタ領域に対向する第３領域の厚さと、前記ダイオード領域に対向する第４領域の厚さとが異なっていてもよい。
【０００９】
前記第１めっき層では、前記第２領域の厚さが前記第１領域の厚さより大きくてよく、前記第２めっき層では、前記第４領域の厚さが前記第３領域の厚さより大きくてよい。
【００１０】
前記半導体チップにおいて、前記ダイオード領域は前記トランジスタ領域よりも通電時の電流密度が大きくてよい。
（【００１１】以降は省略されています）

関連特許