特許ウォッチ

公開番号2025014476
公報種別公開特許公報(A)
公開日2025-01-30
出願番号2023117058
出願日2023-07-18
発明の名称半導体モジュールおよび半導体モジュールの製造方法
出願人富士電機株式会社
代理人弁理士法人RYUKA国際特許事務所
主分類H01L 23/29 20060101AFI20250123BHJP(基本的電気素子)
要約【課題】半導体モジュールの絶縁破壊を防ぎつつ、防水性を高める。
【解決手段】半導体モジュール200は、積層基板150と、積層基板上に設けられた複数の半導体チップ100と、複数の半導体チップに接続されたボンディングワイヤ240と、複数の半導体チップ、ボンディングワイヤおよび積層基板を収容する筐体210と、筐体の内部において、複数の半導体チップ、ボンディングワイヤおよび前記積層基板を覆う第1封止層221と、第1封止層の上方に設けられた第2封止層222と、第2封止層の上方に設けられた第3封止層223と、を備える。第1封止層は、筐体の内部において、ボンディングワイヤの上面よりも高い位置まで充填され、第2封止層の硬度は、第1封止層の硬度よりも大きく、第3封止層の硬度よりも小さい。
【選択図】図2
特許請求の範囲【請求項１】
半導体モジュールであって、
積層基板と、
前記積層基板上に設けられた複数の半導体チップと、
前記複数の半導体チップに接続されたボンディングワイヤと、
前記複数の半導体チップ、前記ボンディングワイヤおよび前記積層基板を収容する筐体と、
前記筐体の内部において、前記複数の半導体チップ、前記ボンディングワイヤおよび前記積層基板を覆う第１封止層と、
前記第１封止層の上方に設けられた第２封止層と、
前記第２封止層の上方に設けられた第３封止層と
を備え、
前記第１封止層は、前記筐体の内部において、前記ボンディングワイヤの上面よりも高い位置まで充填され、
前記第２封止層の硬度は、前記第１封止層の硬度よりも大きく、前記第３封止層の硬度よりも小さい
半導体モジュール。
続きを表示（約 660 文字）【請求項２】
前記第１封止層の上端と、前記ボンディングワイヤの上端との距離は、０．５ｍｍ以上、１．５ｍｍ以下である
請求項１に記載の半導体モジュール。
【請求項３】
前記第１封止層の膜厚は、３．５ｍｍ以上、４．５ｍｍ以下である
請求項１に記載の半導体モジュール。
【請求項４】
前記第１封止層は、シリコーンゲル材料またはフッ素ゲル材料を含む
請求項１に記載の半導体モジュール。
【請求項５】
前記第２封止層は、シリコーンエラストマー材料を含む
請求項１に記載の半導体モジュール。
【請求項６】
前記第２封止層の厚さは、前記第１封止層の厚さよりも薄い
請求項１に記載の半導体モジュール。
【請求項７】
前記第３封止層は、シリコーンゲル材料を含む
請求項１に記載の半導体モジュール。
【請求項８】
前記第３封止層の厚さは、前記第１封止層の厚さよりも薄い
請求項１に記載の半導体モジュール。
【請求項９】
前記第３封止層の厚さは、前記第２封止層の厚さと同一である
請求項１に記載の半導体モジュール。
【請求項１０】
前記第２封止層の熱膨張率は、前記第１封止層の熱膨張率よりも小さく、前記第３封止層の熱膨張率よりも大きい
請求項１から９のいずれか一項に記載の半導体モジュール。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体モジュールおよび半導体モジュールの製造方法に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
特許文献１には、「第１封止材７を被覆する態様で、第１実施形態による樹脂組成物を含んでなる第２封止材８」が設けられた半導体モジュールが、特許文献２には「封止層２０と接触して、保護層２１が設けられている」構成の半導体モジュールが、特許文献３には第１樹脂４２より相対的に柔らかい第２樹脂４４と、第２樹脂４４より相対的に硬い第３樹脂４６とを含む半導体モジュールが、それぞれ記載されている。
［先行技術文献］
［特許文献］
［特許文献１］特開２０１７－１７１７１４号公報
［特許文献２］特開２０２２－１４８６８４号公報
［特許文献３］特開２０２２－６４１９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
半導体モジュールの絶縁破壊を防ぎつつ、防水性を高めることが望ましい。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、半導体モジュールであって、積層基板と、前記積層基板上に設けられた複数の半導体チップと、前記複数の半導体チップに接続されたボンディングワイヤと、前記複数の半導体チップ、前記ボンディングワイヤおよび前記積層基板を収容する筐体と、前記筐体の内部において、前記複数の半導体チップ、前記ボンディングワイヤおよび前記積層基板を覆う第１封止層と、前記第１封止層の上方に設けられた第２封止層と、前記第２封止層の上方に設けられた第３封止層とを備え、前記第１封止層は、前記筐体の内部において、前記ボンディングワイヤの上面よりも高い位置まで充填され、前記第２封止層の硬度は、前記第１封止層の硬度よりも大きく、前記第３封止層の硬度よりも小さい半導体モジュールを提供する。
【０００５】
上記半導体モジュールにおいて、前記第１封止層の上端と、前記ボンディングワイヤの上端との距離は、０．５ｍｍ以上であってよく、１．５ｍｍ以下であってよい。
【０００６】
上記いずれかの半導体モジュールにおいて、前記第１封止層の膜厚は、３．５ｍｍ以上であってよく、４．５ｍｍ以下であってよい。
【０００７】
上記いずれかの半導体モジュールにおいて、前記第１封止層は、シリコーンゲル材料またはフッ素ゲル材料を含んでよい。
【０００８】
上記いずれかの半導体モジュールにおいて、前記第２封止層は、シリコーンエラストマー材料を含んでよい。
【０００９】
上記いずれかの半導体モジュールにおいて、前記第２封止層の厚さは、前記第１封止層の厚さよりも薄くてよい。
【００１０】
上記いずれかの半導体モジュールにおいて、前記第３封止層は、シリコーンゲル材料を含んでよい。
（【００１１】以降は省略されています）

関連特許