特許ウォッチ

公開番号2025024190
公報種別公開特許公報(A)
公開日2025-02-19
出願番号2024203215,2023575255
出願日2024-11-21,2023-01-17
発明の名称半導体装置
出願人富士電機株式会社
代理人弁理士法人RYUKA国際特許事務所
主分類H10D 30/66 20250101AFI20250212BHJP()
要約【課題】耐圧または耐量が低下しない構造の半導体装置を提供する。
【解決手段】半導体装置は、半導体基板10の上面21からベース領域14よりも下方まで設けられ、ゲートトレンチ部およびダミートレンチ部を含む複数のトレンチ部と、ゲートトレンチ部を含む2つ以上のトレンチ部の下端と接して設けられた第2導電型の第1下端領域202と、上面視において第1下端領域とは異なる位置に配置され、半導体基板の上面からベース領域よりも下方まで設けられ、ベース領域よりもドーピング濃度の高い第2導電型のウェル領域11と、上面視において、第1下端領域とウェル領域との間に、第1下端領域およびウェル領域とは分離して設けられ、ゲートトレンチ部を含む1つ以上のトレンチ部の下端と接して設けられた第2導電型の第2下端領域205とを備える。
【選択図】図5
特許請求の範囲【請求項１】
上面および下面を有し、第１導電型のドリフト領域を含む半導体基板と、
前記ドリフト領域と前記半導体基板の前記上面との間に設けられた第２導電型のベース領域と、
前記半導体基板の前記上面から前記ベース領域よりも下方まで設けられ、ゲートトレンチ部およびダミートレンチ部を含む複数のトレンチ部と、
前記ゲートトレンチ部を含む２つ以上のトレンチ部の下端と接して設けられた第２導電型の第１下端領域と、
上面視において前記第１下端領域と重ならない分離領域と
を備え、
前記分離領域は、前記ゲートトレンチ部を含む１つ以上のトレンチ部の下端と接して設けられた第２導電型の第２下端領域を有する
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
従来、Ｐ型のウェル領域から離れたＰ型のフローティング領域を、ゲートトレンチの底部に設ける構造が知られている（例えば特許文献１参照）。
特許文献１特開２０１９－９１８９２号公報
【解決しようとする課題】
【０００３】
半導体装置の耐圧または耐量が低下しないことが好ましい。
【一般的開示】
【０００４】
上記課題を解決するために、本発明の第１の態様においては、半導体装置を提供する。半導体装置は、上面および下面を有し、第１導電型のドリフト領域を含む半導体基板を備えてよい。上記いずれかの半導体装置は、前記ドリフト領域と前記半導体基板の前記上面との間に設けられた第２導電型のベース領域を備えてよい。上記いずれかの半導体装置は、前記半導体基板の前記上面から前記ベース領域よりも下方まで設けられ、ゲートトレンチ部およびダミートレンチ部を含む複数のトレンチ部を備えてよい。上記いずれかの半導体装置は、前記ゲートトレンチ部を含む２つ以上のトレンチ部の下端と接して設けられた第２導電型の第１下端領域を備えてよい。上記いずれかの半導体装置は、上面視において前記第１下端領域と重ならない分離領域を備えてよい。上記いずれかの半導体装置において、前記分離領域は、前記ゲートトレンチ部を含む１つ以上のトレンチ部の下端と接して設けられた第２導電型の第２下端領域を有してよい。
【０００５】
上記いずれかの半導体装置において、１つの前記第２下端領域が接する前記トレンチ部の個数は、１つの前記第１下端領域が接する前記トレンチ部の個数よりも少なくてよい。
【０００６】
上記いずれかの半導体装置において、１つの前記第２下端領域は、１つの前記ゲートトレンチ部の下端と接しており、且つ、当該ゲートトレンチ部以外の前記ゲートトレンチ部の下端には接していなくてよい。
【０００７】
上記いずれかの半導体装置において、１つの前記第１下端領域は、複数の前記ゲートトレンチ部および複数の前記ダミートレンチ部の下端と接していてよい。
【０００８】
上記いずれかの半導体装置において、１つの前記第２下端領域は、１つの前記ゲートトレンチ部の下端と接しており、且つ、当該ゲートトレンチ部の隣に配置された前記トレンチ部の下端には接していなくてよい。
【０００９】
上記いずれかの半導体装置において、１つの前記第２下端領域は、１つの前記ゲートトレンチ部の下端と接しており、且つ、当該ゲートトレンチ部の隣に配置された前記ダミートレンチ部の下端と接していてよい。
【００１０】
上記いずれかの半導体装置は、上面視において前記第１下端領域とは異なる位置に配置され、前記半導体基板の前記上面から前記ベース領域よりも下方まで設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のウェル領域を備えてよい。上記いずれかの半導体装置は、前記ダミートレンチ部の下端に接して設けられた第２導電型の第３下端領域を備えてよい。上記いずれかの半導体装置において、前記第３下端領域が接する前記ダミートレンチ部は、前記第２下端領域が接する前記ゲートトレンチ部の隣に配置されてよい。上記いずれかの半導体装置において、前記第３下端領域は、前記第１下端領域、前記第２下端領域および前記ウェル領域のいずれとも分離していてよい。
（【００１１】以降は省略されています）

関連特許