特許ウォッチ

公開番号2025030873
公報種別公開特許公報(A)
公開日2025-03-07
出願番号2023136544
出願日2023-08-24
発明の名称半導体装置、電力変換装置
出願人富士電機株式会社
代理人個人,個人
主分類H02M 7/06 20060101AFI20250228BHJP(電力の発電,変換,配電)
要約【課題】スイッチング動作に伴う高周波の放射ノイズをより低減することが可能な技術を提供する。
【解決手段】コンバータモジュール20は、絶縁基板24と、出力端子23P,23Nと、出力端子23Pが接続される配線パターン22P_pと、出力端子23Nが接続される配線パターン22N_pと、配線パターン22R_p,22S_p,22T_pと、を備え、上アームのダイオードは、アノード電極ET_Aが接続するように配線パターン22R_p,22S_p,22T_pの上に配置され、下アームのダイオードは、カソード電極ET_Kが接続するように配線パターン22R_p,22S_p,22T_pの上に配置され、配線パターン22P_pと、上アームのダイオードのカソード電極ET_Kとの間がワイヤ22P_w1～22P_w3により接続され、配線パターン22N_pと、下アームのダイオードのアノード電極ET_Aとの間がワイヤ22N_w1～22N_w3により接続される。
【選択図】図10
特許請求の範囲【請求項１】
直列接続される上アーム及び下アームの２つのダイオードを含むレグが複数並列接続されるブリッジ回路を含む半導体装置であって、
基板と、
前記ブリッジ回路の高圧側の第１の端子と、
前記ブリッジ回路の低圧側の第２の端子と、
前記基板の上に設けられ、前記第１の端子が接続される第１の配線パターンと、
前記基板の上に設けられ、前記第２の端子が接続される第２の配線パターンと、を備え、
前記第１の配線パターン及び前記第２の配線パターンの面積の差が小さくなるように構成される、
半導体装置。
続きを表示（約 2,200 文字）【請求項２】
直列接続される上アーム及び下アームの２つのダイオードを含むレグが複数並列接続されるブリッジ回路を含む半導体装置であって、
基板と、
前記ブリッジ回路の高圧側の第１の端子と、
前記ブリッジ回路の低圧側の第２の端子と、
前記基板の上に設けられ、前記第１の端子が接続される第１の配線パターンと、
前記基板の上に設けられ、前記第２の端子が接続される第２の配線パターンと、を備え、
前記第１の配線パターン及び前記第２の配線パターンのそれぞれと、前記基板の外部の所定の導体との間の浮遊容量の比は、０．９以上且つ１．１以下の範囲にある、
半導体装置。
【請求項３】
交流が入力される第３の端子と、
前記基板の上に設けられる第３の配線パターンと、を備え、
前記上アーム及び前記下アームの何れか一方の前記ダイオードは、前記第３の配線パターンの上に配置され、
他方の前記ダイオードは、自身が前記上アームの前記ダイオードの場合、自身のカソード電極が接続されるように前記第１の配線パターンの上に配置され、自身が前記下アームの前記ダイオードの場合、自身のアノード電極が接続されるように前記第２の配線パターンの上に配置される、
請求項１又は２に記載の半導体装置。
【請求項４】
直列接続される上アーム及び下アームの２つのダイオードを含むレグが複数並列接続されるブリッジ回路を含む半導体装置であって、
基板と、
前記ブリッジ回路の高圧側の第１の端子と、
前記ブリッジ回路の低圧側の第２の端子と、
前記基板の上に設けられ、前記第１の端子が接続される第１の配線パターンと、
前記基板の上に設けられ、前記第２の端子が接続される第２の配線パターンと、を備え、
前記上アームの前記ダイオードは、自身のカソード電極が接続されるように前記第１の配線パターンの上に配置され、
前記下アームの前記ダイオードは、自身のアノード電極が接続されるように前記第２の配線パターンの上に配置される、
半導体装置。
【請求項５】
交流が入力される第３の端子と、
前記基板の上に設けられ、前記第３の端子が接続される第３の配線パターンと、を備え、
前記第３の配線パターンの面積は、前記ダイオードの面積に対して相対的に大きい、
請求項４に記載の半導体装置。
【請求項６】
直列接続される上アーム及び下アームの２つのダイオードを含むレグが複数並列接続されるブリッジ回路を含む半導体装置であって、
基板と、
前記ブリッジ回路の高圧側の第１の端子と、
前記ブリッジ回路の低圧側の第２の端子と、
前記基板の上に設けられ、前記第１の端子が接続される第１の配線パターンと、
前記基板の上に設けられ、前記第２の端子が接続される第２の配線パターンと、
前記基板の上に設けられる第３の配線パターンと、を備え、
前記上アームの前記ダイオードは、自身のアノード電極が接続するように前記第３の配線パターンの上に配置され、
前記下アームの前記ダイオードは、自身のカソード電極が接続するように前記第３の配線パターンの上に配置され、
前記第１の配線パターンと、前記上アームの前記ダイオードのカソード電極との間が導体により電気的に接続され、
前記第２の配線パターンと、前記下アームの前記ダイオードのアノード電極との間が導体により電気的に接続される、
半導体装置。
【請求項７】
前記第１の配線パターン及び前記第２の配線パターンの面積は、同じである、
請求項４乃至６の何れか一項に記載の半導体装置。
【請求項８】
前記第１の配線パターン及び前記第２の配線パターンのそれぞれと、前記基板の外部の所定の導体との間の浮遊容量の比は、０．９以上且つ１．１以下の範囲にある、
請求項４乃至６の何れか一項に記載の半導体装置。
【請求項９】
直列接続される上アーム及び下アームの２つのダイオードを含むレグが複数並列接続されるブリッジ回路を含む半導体装置であって、
基板と、
前記ブリッジ回路の高圧側の第１の端子と、
前記ブリッジ回路の低圧側の第２の端子と、
前記基板の上に設けられ、前記第１の端子が接続される第１の配線パターンと、
前記基板の上に設けられ、前記第２の端子が接続される第２の配線パターンと、
前記第１の配線パターン及び前記第２の配線パターンのうちの面積が小さい一方の配線パターンと前記基板の外部の所定の導体との間を接続するコンデンサと、を備える、
半導体装置。
【請求項１０】
前記一方の配線パターンと前記所定の導体との間の浮遊容量、及び前記コンデンサの合成容量と、前記第１の配線パターン及び前記第２の配線パターンのうちの他方の配線パターンと前記所定の導体との間の浮遊容量との比は、０．９以上且つ１．１以下の範囲にある、
請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置等に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
従来、スイッチング動作に伴う高周波の放射ノイズの低減を図る技術が知られている（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０１６－０１０３０８号公報
特許第５９７２５０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、スイッチング動作に伴う高周波の放射ノイズはより低減されることが望ましい。
【０００５】
そこで、上記課題に鑑み、スイッチング動作に伴う高周波の放射ノイズをより低減することが可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本開示の一実施形態では、
直列接続される上アーム及び下アームの２つのダイオードを含むレグが複数並列接続されるブリッジ回路を含む半導体装置であって、
基板と、
前記ブリッジ回路の高圧側の第１の端子と、
前記ブリッジ回路の低圧側の第２の端子と、
前記基板の上に設けられ、前記第１の端子が接続される第１の配線パターンと、
前記基板の上に設けられ、前記第２の端子が接続される第２の配線パターンと、を備え、
前記第１の配線パターン及び前記第２の配線パターンの面積の差が小さくなるように構成される、
半導体装置が提供される。
【０００７】
また、本開示の他の実施形態では、
直列接続される上アーム及び下アームの２つのダイオードを含むレグが複数並列接続されるブリッジ回路を含む半導体装置であって、
基板と、
前記ブリッジ回路の高圧側の第１の端子と、
前記ブリッジ回路の低圧側の第２の端子と、
前記基板の上に設けられ、前記第１の端子が接続される第１の配線パターンと、
前記基板の上に設けられ、前記第２の端子が接続される第２の配線パターンと、を備え、
前記第１の配線パターン及び前記第２の配線パターンのそれぞれと、前記基板の外部の所定の導体との間の浮遊容量の比は、０．９以上且つ１．１以下の範囲にある、
半導体装置が提供される。
【０００８】
また、本開示の更に他の実施形態では、
直列接続される上アーム及び下アームの２つのダイオードを含むレグが複数並列接続されるブリッジ回路を含む半導体装置であって、
基板と、
前記ブリッジ回路の高圧側の第１の端子と、
前記ブリッジ回路の低圧側の第２の端子と、
前記基板の上に設けられ、前記第１の端子が接続される第１の配線パターンと、
前記基板の上に設けられ、前記第２の端子が接続される第２の配線パターンと、を備え、
前記上アームの前記ダイオードは、自身のカソード電極が接続されるように前記第１の配線パターンの上に配置され、
前記下アームの前記ダイオードは、自身のアノード電極が接続されるように前記第２の配線パターンの上の配置される、
半導体装置が提供される。
【０００９】
また、本開示の更に他の実施形態では、
直列接続される上アーム及び下アームの２つのダイオードを含むレグが複数並列接続されるブリッジ回路を含む半導体装置であって、
基板と、
前記ブリッジ回路の高圧側の第１の端子と、
前記ブリッジ回路の低圧側の第２の端子と、
前記基板の上に設けられ、前記第１の端子が接続される第１の配線パターンと、
前記基板の上に設けられ、前記第２の端子が接続される第２の配線パターンと、
前記基板の上に設けられる第３の配線パターンと、を備え、
前記上アームの前記ダイオードは、自身のアノード電極が接続するように前記第３の配線パターンの上に配置され、
前記下アームの前記ダイオードは、自身のカソード電極が接続するように前記第３の配線パターンの上に配置され、
前記第１の配線パターンと、前記上アームの前記ダイオードのカソード電極との間が導体により電気的に接続され、
前記第２の配線パターンと、前記下アームの前記ダイオードのアノード電極との間が導体により電気的に接続される、
半導体装置が提供される。
【００１０】
また、本開示の更に他の実施形態では、
直列接続される上アーム及び下アームの２つのダイオードを含むレグが複数並列接続されるブリッジ回路を含む半導体装置であって、
基板と、
前記ブリッジ回路の高圧側の第１の端子と、
前記ブリッジ回路の低圧側の第２の端子と、
前記基板の上に設けられ、前記第１の端子が接続される第１の配線パターンと、
前記基板の上に設けられ、前記第２の端子が接続される第２の配線パターンと、
前記第１の配線パターン及び前記第２の配線パターンのうちの面積が小さい一方の配線パターンと前記基板の外部の所定の導体との間を接続するコンデンサと、を備える、
半導体装置が提供される。
（【００１１】以降は省略されています）

関連特許