特許ウォッチ

公開番号2025029544
公報種別公開特許公報(A)
公開日2025-03-06
出願番号2023134293
出願日2023-08-21
発明の名称炭化珪素半導体装置および炭化珪素半導体装置の製造方法
出願人国立研究開発法人産業技術総合研究所,富士電機株式会社
代理人個人,弁理士法人酒井総合特許事務所
主分類H10D 30/01 20250101AFI20250227BHJP()
要約【課題】通電劣化を抑制できる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素半導体装置は、第1導電型の炭化珪素半導体基板1と、第1導電型の第1半導体層2と、第2導電型の第2半導体層3と、第1導電型の第1半導体領域7と、トレンチ18と、ゲート絶縁膜9と、ゲート電極10と、第1電極13と、第2電極14と、を備える。第1半導体層2内に、炭化珪素半導体基板1のおもて面と平行に複数のイオン注入層16が設けられている。
【選択図】図1
特許請求の範囲【請求項１】
第１導電型の炭化珪素半導体基板と、
前記炭化珪素半導体基板のおもて面に設けられた、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層と、
前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた第２導電型の第２半導体層と、
前記第２半導体層の、前記炭化珪素半導体基板側に対して反対側の表面層に選択的に設けられた第１導電型の第１半導体領域と、
前記第１半導体領域および前記第２半導体層を貫通して前記第１半導体層に達するトレンチと、
前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
前記第２半導体層および前記第１半導体領域の表面に設けられた第１電極と、
前記炭化珪素半導体基板の裏面に設けられた第２電極と、
を備え、
前記第１半導体層内に、前記炭化珪素半導体基板のおもて面と平行に複数のイオン注入層が設けられていることを特徴とする炭化珪素半導体装置。
続きを表示（約 920 文字）【請求項２】
前記イオン注入層は、アルミニウムと窒素、アルミニウムとリン、ホウ素と窒素、ホウ素とリン、ガリウムと窒素、または、ガリウムとリンを共注入した層であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記イオン注入層は、アルミニウムとリンを共注入した層であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項４】
前記イオン注入層は、正味濃度プロファイルの最大、最小が前記第１半導体層の不純物濃度以下であることを特徴とする請求項３に記載の炭化珪素半導体装置。
【請求項５】
前記イオン注入層は、酸素または希ガス元素のイオンをイオン注入した層であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項６】
前記第１半導体層の合計の厚さは、１０μｍ以上であり、
前記イオン注入層の厚さは、０．１μｍ以上１μｍ以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項７】
第１導電型の炭化珪素半導体基板のおもて面に、エピタキシャル成長とイオン注入を繰り返すことにより、前記炭化珪素半導体基板のおもて面と平行な複数のイオン注入層を含む、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層を形成する第１工程と、
前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第２導電型の第２半導体層を形成する第２工程と、
前記第２半導体層の、前記炭化珪素半導体基板側に対して反対側の表面層に選択的に第１導電型の第１半導体領域を形成する第３工程と、
前記第１半導体領域および前記第２半導体層を貫通して前記第１半導体層に達するトレンチを形成する第４工程と、
前記トレンチの内部にゲート絶縁膜を介してゲート電極を形成する第５工程と、
前記第２半導体層および前記第１半導体領域の表面に第１電極を形成する第６工程と、
前記炭化珪素半導体基板の裏面に第２電極を形成する第７工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
この開示は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
特許文献１には、炭化珪素半導体のトレンチ型ＭＯＳＦＥＴにおいて、積層欠陥の拡大を抑制するとともに、サージ電圧を低減させるための技術が記載される。より具体的にはトレンチ型ＭＯＳＦＥＴのドリフト領域の一部に、少数キャリアライフタイムを部分的に短くした領域であるＳＬＲ領域を設けている。ＳＬＲ領域にはｎ型不純物である窒素とキャリアライフタイム低減のためのバナジウムがドープされている。特許文献２にも同様な技術が記載される。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－０９４４１５号公報
特開２０２０－００４７７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ドーパントとしての遷移金属バナジウムは半導体の製造プロセスでは一般的でなく、ゲート酸化処理工程にドーパント以外の金属不純物であるバナジウムを含むＳｉＣエピ基板を投入することによるゲート酸化炉の金属汚染リスクや、導入コストの増大について課題がある。
【０００５】
この開示は、より簡便に、通電劣化を抑制できる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この開示の一態様にかかる炭化珪素半導体装置は、以下の通りである。第１導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層が設けられる。前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第２導電型の第２半導体層が設けられる。前記第２半導体層の、前記炭化珪素半導体基板側に対して反対側の表面層に選択的に第１導電型の第１半導体領域が設けられる。前記第１半導体領域および前記第２半導体層を貫通して前記第１半導体層に達するトレンチが設けられる。前記トレンチの内部にゲート絶縁膜を介してゲート電極が設けられる。前記第２半導体層および前記第１半導体領域の表面に第１電極が設けられる。前記炭化珪素半導体基板の裏面に第２電極が設けられる。前記第１半導体層内に、前記炭化珪素半導体基板のおもて面と平行に複数のイオン注入層が設けられている。
【発明の効果】
【０００７】
本開示の一態様にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、通電劣化を抑制できるという効果を奏する。
【図面の簡単な説明】
【０００８】
実施の形態にかかる炭化珪素半導体装置の構成を示す断面図である。
ＳｉＣに対するＮ、Ａｌ、Ｐイオンのイオン注入プロファイルをシミュレーションした結果を示すグラフである。
図２のデータを用いて、コドープを行った際のＮ，ＡｌおよびＰ，Ａｌの注入濃度の差分による正味濃度の計算結果を示すグラフである。
実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１）。
実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その２）。
実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その３）。
実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その４）。
実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その５）。
実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その６）。
【発明を実施するための形態】
【０００９】
＜本開示の実施形態の概要＞
（１）この開示の一態様にかかる炭化珪素半導体装置は、以下の通りである。第１導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層が設けられる。前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第２導電型の第２半導体層が設けられる。前記第２半導体層の、前記炭化珪素半導体基板側に対して反対側の表面層に選択的に第１導電型の第１半導体領域が設けられる。前記第１半導体領域および前記第２半導体層を貫通して前記第１半導体層に達するトレンチが設けられる。前記トレンチの内部にゲート絶縁膜を介してゲート電極が設けられる。前記第２半導体層および前記第１半導体領域の表面に第１電極が設けられる。前記炭化珪素半導体基板の裏面に第２電極が設けられる。前記第１半導体層内に、前記炭化珪素半導体基板のおもて面と平行に複数のイオン注入層が設けられている。
【００１０】
上述した開示によれば、ドリフト層（第１導電型の第１半導体層）内に、複数のイオン注入層が、ｎ
+
型出発基板（第１導電型の炭化珪素半導体基板）のおもて面と平行に設けられている。これにより、ドリフト層のライフタイムを短縮させることができる。このため、ボディダイオードに大電流を流した場合の積層欠陥の拡大が抑制され、通電劣化を抑制できる。さらに、ドリフト層のライフタイムが短縮すると、スイッチング時の逆回復損失が低減され、その効果によるスイッチング損失の低減も可能となる。
（【００１１】以降は省略されています）

関連特許